[发明专利]高精度时钟分发和相位自动补偿系统及其相位调节方法有效
申请号: | 201510390265.1 | 申请日: | 2015-06-30 |
公开(公告)号: | CN104917582B | 公开(公告)日: | 2018-05-01 |
发明(设计)人: | 赵雷;褚少平;江鲰怡;刘树彬;安琪 | 申请(专利权)人: | 中国科学技术大学 |
主分类号: | H04J3/06 | 分类号: | H04J3/06 |
代理公司: | 中科专利商标代理有限责任公司11021 | 代理人: | 任岩 |
地址: | 230026 安*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 高精度 时钟 分发 相位 自动 补偿 系统 及其 调节 方法 | ||
技术领域
本发明涉及高精度时钟分发同步技术领域,尤其涉及一种基于现场可编程门阵列(Field-programmable-gate-array,FPGA)的大尺度空间(~1km)下多节点的高精度时钟分发和相位自动补偿系统及其相位调节方法。
背景技术
时钟相位同步技术最初广泛应用于网络通信领域,例如远程计费,其同步精度可达百毫秒量级;IP网络包延时监控,其同步精度好于百微秒;LTE-TDD,WiMax-TDD,同步精度达到亚微秒量级。通信领域传统的同步方法是基于全球定位系统(Global Positioning System,GPS)等卫星导航系统,能达到数十纳秒的同步准确度。2002年网络精密时钟同步委员会提出的精确时钟同步协议(PTP,Precision Time Protocol,IEEE1588)可以使时钟相位同步精度达到亚纳秒级。
与网络通信领域相比,大型物理实验对时钟相位同步的性能要求更加苛刻。物理实验的一种传统时钟分发方法是采用时钟链路分发时钟,例如北京谱仪(BESIII)飞行时间探测器(TOF)的时钟系统将加速器的RF信号通过80m的稳相光纤引入VME机箱,该方法缺点是时钟链路价格昂贵,花费较高,而且往往根据不同环境和需求进行设计,通用性不强。
另一种常用的时钟同步方法是使用GPS进行时钟分发,Auger实验使用GPS接收器进行频率和时间同步,在实验室提前标定GPS接收器的固定偏差,在3000km2的1600个水契伦科夫探测器上安装GPS接收器,其时间同步准精度好于20ns,此方法的缺点是GPS接收系统价格昂贵,且接收器和电缆对温度变化敏感,容易受温漂影响。
还有一种方法采用微波和激光技术,可以获得极高的精度,例如XFEL时钟系统,美国直线加速器相干光源(Linac Coherent Light Source,LCLS)的泵浦探测实验等,然而这些基于高精度光学控制的时钟同步系统造价极高。
为了兼顾大尺度空间范围,高精度,价格等因素,CERN在IEEE1588的基础上提出White Rabbit时钟相位同步技术,White Rabbit基于光纤进行时钟分发,同时采用数字双混频鉴相器(Digital Dual Mixer Time Difference,DDMTD)测量相位差,使用片外VCXO进行相位调节,精度可达亚纳秒,然而其结构复杂,且并没有采取措施减少温度变化引起的调相误差。
为了达到更高的调相精度,本发明在PTP的基础上,采用对称的FPGA PLL进行相位细调,结构简单,同步精度可达百皮秒量级,同时对温度引起的延迟变化采用增量调节算法,减少温度变化造成的同步误差。
发明内容
(一)要解决的技术问题
有鉴于此,本发明的目的在于提供一种基于FPGA的大尺度空间下多节点的高精度时钟分发和相位自动补偿系统及其相位调节方法,以提高相位同步精度,减少温度变化造成的调相误差。
(二)技术方案
为达到上述目的,本发明提供了一种高精度时钟分发和相位自动补偿系统,该系统包括时钟分发模块(Master)和多个前端电子学节点(Slave),Master采用光纤将时钟分发给多个Slave,其中:Master通过光纤将时钟发送到Slave,Slave接收到时钟后通过光纤将时钟重新传回到Master,Master对时钟的往返时间之和进行动态测量得到时钟的上下行延时,并将测量结果发送到Slave,Slave根据测量结果对接收到的时钟进行动态相位调节,使Slave与Master保持相位同步。
上述方案中,所述Master对时钟的往返时间之和进行动态测量,采用数字双混频鉴相器配合计数器来实现,其中计数器测量整周期部分,为粗时间;超出部分采用数字双混频鉴相器进行测量,为细时间,两者结合即得到精确时间。
上述方案中,每个Slave具有相位粗调单元和相位细调单元,Slave采用相位粗调和相位细调对接收到的时钟进行动态相位调节。
上述方案中,所述相位粗调单元基于精确时钟同步协议(Precise Timing Protocol,PTP)来实现。
上述方案中,所述相位细调单元采用现场可编程门阵列锁相环(FPGA PLL)实现,将需要调相的时钟输入FPGA PLL,经延迟后输出,实现对时钟的精确调节。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学技术大学,未经中国科学技术大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510390265.1/2.html,转载请声明来源钻瓜专利网。