[发明专利]中央处理单元以及在其中执行上下文切换的方法

权利要求书

1.一种中央处理单元CPU，其包括：

中断单元，其用于中断指令的执行；

多个上下文定义寄存器组，其中每一寄存器组具有相同数目个CPU寄存器；

切换单元，其用于耦合所述CPU内的选定寄存器组，其中所述切换单元在发生异常后或在上下文切换指令执行后即刻切换到所述多个上下文定义寄存器组中的预定寄存器组；及

上下文状态寄存器，其与所述切换单元耦合，所述上下文状态寄存器包括指示当前上下文的第一位字段及指示由所述上下文切换指令选择的最近上下文的第二位字段。

2.根据权利要求1所述的CPU，其中所述上下文状态寄存器为仅可读的。

3.根据权利要求1所述的CPU，其中所述上下文状态寄存器为可读的且至少部分可写入的，且所述上下文切换指令为应用于所述上下文状态寄存器以用于改变所述上下文状态寄存器的内容以起始上下文切换的移动数据指令。

4.根据权利要求1所述的CPU，其中所述中断单元包括中断控制器，所述中断控制器可操作以指派多个优先级到多个中断源。

5.根据权利要求4所述的CPU，其中所述多个上下文定义寄存器组中的每一者可指派到中断级，使得在发生中断后即刻由所述切换单元取决于所述中断级而选择所述多个上下文定义寄存器组中的相应寄存器组。

6.根据权利要求5所述的CPU，其中未指派中断级默认到所述多个上下文定义寄存器组中的默认寄存器组。

7.根据权利要求5所述的CPU，其中在发生具有未指派中断级的中断后，将不起始上下文切换。

8.根据权利要求5所述的CPU，其中如果所述多个上下文定义寄存器组中的一者经指派到已经指派到所述多个上下文定义寄存器组中的另一者的优先级，那么所述CPU可操作以将具有最低编号的所述多个上下文定义寄存器组中的所述一者指派到所选定的优先级且解除指派所述多个上下文定义寄存器组中相应的所述另一者。

9.根据权利要求5所述的CPU，其进一步包括用于将所述中断级指派到所述多个上下文定义寄存器组中的一者的熔丝字段。

10.根据权利要求1所述的CPU，其中所述上下文状态寄存器在已执行上下文切换之后用新上下文更新。

11.根据权利要求1所述的CPU，其中所述上下文切换指令包括字面数，所述字面数识别经选择的上下文。

12.根据权利要求1所述的CPU，其中所述上下文切换指令识别存储信息的上下文状态寄存器，所述信息为识别经选择的上下文的信息。

13.一种用于在包括多个上下文定义寄存器组的中央处理单元CPU中执行上下文切换的方法，其中每一寄存器组具有相同数目个CPU寄存器，所述方法包括：

在发生异常后即刻自动切换到所述多个上下文定义寄存器组中的预定寄存器组，

其中可进一步通过执行上下文切换指令来手动起始对所述多个上下文定义寄存器中的寄存器组的选择；及

在上下文状态寄存器的第一位字段中指示当前所使用上下文且在所述上下文状态寄存器的第二位字段中指示由所述上下文切换指令选择的最近上下文。

14.根据权利要求13所述的方法，其进一步包括：执行所述上下文切换指令，借此初始化上下文切换。

15.根据权利要求14所述的方法，其中所述上下文切换指令为专用上下文交换指令。

16.根据权利要求15所述的方法，其中所述上下文状态寄存器为仅可读的。