[发明专利]多核动态工作负荷管理有效

专利信息
申请号: 201480069954.6 申请日: 2014-12-15
公开(公告)号: CN105830035B 公开(公告)日: 2020-02-14
发明(设计)人: J·萨哈;H·J·帕克;A·K-H·涂;T·A·莫里森;T·薛;R·F·阿尔顿 申请(专利权)人: 高通股份有限公司
主分类号: G06F1/3203 分类号: G06F1/3203;G06F1/329;G06F1/3293;G06F9/50
代理公司: 31100 上海专利商标事务所有限公司 代理人: 李小芳
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 多核 动态 工作 负荷 管理
【说明书】:
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201480069954.6/2.html,转载请声明来源钻瓜专利网。

同类专利
  • 一种基于MCU的SOC及其内核协作控制单元-201611038056.1
  • 杨谦;涂柏生 - 深圳市博巨兴微电子科技有限公司
  • 2016-11-23 - 2020-01-17 - G06F1/3203
  • 本发明公开了一种基于MCU的SOC及其内核协作控制单元,包括内核协作控制单元、时钟单元、协处理内核和MCU内核,所述时钟单元分别连接第一时钟控制单元GC1和第二时钟控制单元GC2,本发明通过内核协作控制单元及其与时钟门控单元的配合,可以使MCU内核与协处理内核能够顺利地在休眠状态与工作状态中合理过渡并切换,从而降低SOC芯片在应用时的功耗,使SOC芯片符合低功耗应用场合的要求。并且通过错开MCU内核与协处理内核占用同一芯片内部资源的时间,使在SOC中MCU内核与协处理内核能够更大程度上共享SOC内部资源,从而降低SOC芯片的成本。
  • 用于功率管理的系统和方法-201610451692.0
  • D·唐;V·齐默;J·爱德华兹;R·康纳;Y·李;A·贝利 - 英特尔公司
  • 2010-12-21 - 2019-12-31 - G06F1/3203
  • 一种系统包括多个处理器核心。处理器核心可包括一个或多个应用处理器(AP)核心和自举处理器(BSP)核心。基本输入/输出系统(BIOS)包括:I/O设备模块,其响应于I/O操作而调用暂停函数;功率管理模块,其与I/O设备耦合;以及定时器模块,其与功率管理模块耦合。功率管理模块基于暂停函数的暂停延时来调节定时器模块的定时器周期。功率管理模块可钩上暂停函数,并且将暂停延时与预定阈值进行比较,并且响应于确定出暂停延时较长而将定时器周期设定成暂停延时。功率管理模块可在定时器周期内将BSP置于睡眠模式以节约电力。
  • 一种省电模式下的网络唤醒装置-201920417556.9
  • 吴斌 - 麦克赛尔数字映像(中国)有限公司
  • 2019-03-29 - 2019-12-06 - G06F1/3203
  • 本实用新型提供了一种省电模式下的网络唤醒装置,包括主CPU、副CPU、电源控制器与网络IC,所述副CPU与所述网络IC电连接,所述副CPU还通过所述电源控制器与所述主CPU电连接,所述副CPU能接收来自所述网络IC的唤醒信号。本实用新型的优点在于:在省电模式下,主CPU处于停止状态,副CPU处于运转状态,副CPU收到来自网络IC的唤醒信号后,控制供电并激活主CPU,从而解除省电模式;用户可以远程通过网络进行唤醒操作,节约准备时间,用户的体验度提高。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top