[发明专利]混合锁定检测器

说明书

本发明涉及一种混合锁定检测器。装置包括模拟电路和数字电路。模拟电路可以被配置为响应于(i)上脉冲的宽度与预定宽度的比较以及(ii)下脉冲的宽度与预定宽度的比较而生成使能信号。上脉冲和下脉冲可以响应于反馈信号与参考信号的比较而生成。当两个比较结果都在预定阈值内时，使能信号可以是有效的。数字电路可以被配置为生成代表在(i)反馈信号与(ii)参考信号之间的锁定状态的输出信号。锁定状态可以(a)在基于参考信号的脉冲数的决策时窗内并且(b)在使能信号为有效时确定。

技术领域

本发明一般地涉及时钟产生，并且更特别地涉及用于实现快速反应混合锁定检测器的方法和/或装置。

背景技术

常规的基于计数器的锁定检测器通过在规定的一段时间内根据锁定准确度规范来比较参考时钟和压控振荡器(VCO)的反馈时钟来起作用。常规的锁定检测器通常需要对数千个时钟周期进行计数来获得锁定准确度。但是，在锁相环路(PLL)的相位锁定的初始过程中，VCO频率能够比参考频率高得多或低得多。VCO频率与参考频率之差能够产生未锁定信号，即使PLL在第一锁定检测时窗的端部已经被锁定。第二锁定检测时窗需要开始，并且另外的数千个时钟周期被浪费用于进行比较。即使第一检测时窗成功产生了正确的输出，PLL为了规定的准确度也仍然需要很长时间。在许多应用中，例如，在存储器接口中，只有数百个时钟周期被允许用于锁定检测。

希望的是实现快速反应混合锁定检测器。

发明内容

根据本发明的一个方面，涉及一种混合锁定检测器，包括：模拟电路，被配置为响应于(i)上脉冲的宽度与预定宽度的第一比较以及(ii)下脉冲的宽度与所述预定宽度的第二比较而生成使能信号，其中(a)所述上脉冲和所述下脉冲响应于反馈信号与参考信号的比较而生成，并且(b)当所述第一比较和所述第二比较两者都在预定阈值内时，所述使能信号是有效的(active)；以及数字电路，被配置为生成代表(i)所述反馈信号与(ii)所述参考信号之间的锁定状态的输出信号，其中所述锁定状态(a)在基于所述参考信号的脉冲数的决策时窗期间以及(b)当所述使能信号为有效时被确定。

根据上述混合锁定检测器的某些实施例中，所述决策时窗在所述使能信号为有效之后开始。

根据上述混合锁定检测器的某些实施例中，所述决策时窗被周期性地重复，直到所述使能信号变为非有效。

根据上述混合锁定检测器的某些实施例中，所述预定阈值包括与所述上脉冲的所述宽度和所述下脉冲的所述宽度对应的逻辑值的连续数量的确定。

根据上述混合锁定检测器的某些实施例中，(i)与所述上脉冲的所述宽度对应的所述逻辑值基于所述上脉冲的过滤来确定，并且(ii)与所述下脉冲的所述宽度对应的所述逻辑值基于所述下脉冲的过滤来确定。

根据上述混合锁定检测器的某些实施例中，所述模拟电路实现相位比较器。

根据上述混合锁定检测器的某些实施例中，所述相位比较器包括移位采样寄存器。

根据上述混合锁定检测器的某些实施例中，所述移位采样寄存器被实现用于去除亚稳定性。

根据上述混合锁定检测器的某些实施例中，所述移位采样寄存器被实现用于确定逻辑值的连续数量。

根据上述混合锁定检测器的某些实施例中，(i)所述移位采样寄存器实现24位的移位采样寄存器，(ii)所述24位的移位采样寄存器的前八级去除亚稳定性并且(iii)所述24位的移位采样寄存器的后十六级确定是否已有16个连续的逻辑零值。

根据上述混合锁定检测器的某些实施例中，所述移位采样寄存器包括多个串联配置的触发器电路。

根据上述混合锁定检测器的某些实施例中，所述相位比较器包含被配置为过滤(a)所述上脉冲和(b)所述下脉冲中的至少一个的脉冲采样电路。