[发明专利]一种基于异构双模冗余的抗辐射加固锁存器

说明书

本发明涉及一种基于异构双模冗余的抗辐射加固锁存器，包括第一存储单元、传输单元、第二存储单元和C单元；所述第一存储单元、传输单元、第二存储单元的信号输入端均接输入信号D，所述第一存储单元的信号输出端与C单元的第一信号输入端相连，所述第二存储单元的信号输出端与C单元的第二信号输入端相连，所述传输单元的信号输出端接C单元的信号输出端，C单元的信号输出端作为抗辐射加固锁存器的输出端。本发明中施密特触发器的SET过滤功能，使得锁存器在透明期过滤SET脉冲；本发明使用的第一存储单元和第二存储单元都具有容忍单点和双点翻转的能力，将其与C单元结合，使锁存器可以容忍单点翻转和多点翻转，具有很好的容错性能。

技术领域

本发明涉及抗辐射集成电路设计技术领域，尤其是一种基于异构双模冗余的抗辐射加固锁存器。

背景技术

在航空环境中，由于宇宙射线的影响，会产生各种粒子，包括α粒子，质子和中子，当这些粒子打到飞行器上，将会使芯片中的电路发生单粒子瞬态SET或者单粒子翻转SEU，甚至随着集成电路尺寸的缩减，会发生多点翻转MNU。这样就会使电路存储的逻辑值发生翻转，使得电路产生功能性错误。因此为了使电路行使正确的功能，就要对电路进行抗辐射加固设计。

锁存器是常用的时序逻辑器件，所以抗辐射加固设计一个重要的方面就是对锁存器加固。目前常用的加固方法主要包括工艺和设计两个方面，工艺主要指的是版图级加固，设计方面目前经典的主要有三模冗余和DICE（Dual-Interlocked storage Cell），但是它们只能容忍单点翻转，而且三模冗余具有较大的面积开销、延时和功耗。

发明内容

本发明的目的在于提供一种能够容忍单粒子翻转和多点翻转，从而使锁存器保存正确的逻辑值的基于异构双模冗余的抗辐射加固锁存器。

为实现上述目的，本发明采用了以下技术方案：一种基于异构双模冗余的抗辐射加固锁存器，包括第一存储单元、传输单元、第二存储单元和C单元；所述第一存储单元由4组晶体管对组成，每对晶体管对由两个NMOS管和一个PMOS管组成；所述传输单元由一个传输门TG3、一个反相器INV和一个施密特触发器组成；所述第二存储单元由4组晶体管对组成，其中两组为两个NMOS管，一个PMOS管，另外两组为两个PMOS管，一个NMOS管；所述C单元由两个PMOS晶体管和两个NMOS晶体管组成；所述第一存储单元、传输单元、第二存储单元的信号输入端均接输入信号D，所述第一存储单元的信号输出端与C单元的第一信号输入端相连，所述第二存储单元的信号输出端与C单元的第二信号输入端相连，所述传输单元的信号输出端接C单元的信号输出端，C单元的信号输出端作为抗辐射加固锁存器的输出端。

所述第一存储单元所包含的4组晶体管对分别为第一组晶体管对、第二组晶体管对、第三组晶体管对和第四组晶体管对；所述第一组晶体管对由M1管、N1管和N12管组成，M1管的源极接VDD，M1管的栅极接N12管的源极，M1管的漏极和N1管的漏极相连，N1管的源极接GND，N1管的栅极接N4管的漏极，N12管的源极接M1管的栅极，N12管的栅极接CLK时钟信号，N12管的漏极和M2管的漏极相连；所述第二组晶体管对由M2管、N2管和N23管组成，M2管的源极接VDD，M2管的栅极接N23管的源极，M2管的漏极和N2管的漏极相连，N2管的源极接GND，N2管的源极栅极接N1管的漏极，N23管的源极接M2管的栅极，N23管的栅极接CLK时钟信号，N23管的漏极和M3管的漏极相连；所述第三组晶体管对由M3管、N3管和N34管组成，M3管的源极接VDD，M3管的栅极接N34管的源极，M3管的漏极和N3管的漏极相连，N3管的源极接GND，N3管的栅极接N2管的漏极，N34管的源极接M3管的栅极，N34管的栅极接CLK时钟信号，N34管的漏极和M4管的漏极相连；所述第四组晶体管对由M4管、N4管和N41管组成，M4管的源极接VDD，M4管的栅极接N41管的源极，M4管的漏极和N4管的漏极相连，N4管的源极接GND，N4管的栅极接N3管的漏极， N41管的源极接M4管的栅极，N41管的栅极接CLK时钟信号，N41管的漏极和M1管的漏极相连。