[发明专利]低计算复杂度的周期性弱信号检测装置有效
申请号: | 202010576345.7 | 申请日: | 2020-06-22 |
公开(公告)号: | CN111697970B | 公开(公告)日: | 2023-04-07 |
发明(设计)人: | 沈仲弢;胡佳栋;刘树彬;封常青;安琪 | 申请(专利权)人: | 中国科学技术大学 |
主分类号: | H03M1/12 | 分类号: | H03M1/12 |
代理公司: | 北京凯特来知识产权代理有限公司 11260 | 代理人: | 郑立明;韩珂 |
地址: | 230026 安*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 计算 复杂度 周期性 信号 检测 装置 | ||
1.一种低计算复杂度的周期性弱信号检测装置,其特征在于,包括:相干积累模块、满层清除模块以及触发模块;其中:
相干积累模块,用于对采样信号的单比特数据在进行相干积累,输出敏感比特至满层清除模块,输出累加和的值至触发模块;
所述满层清除模块,用于根据敏感比特进行满层判断,当满层判断成功时输出清除信号给所述相干积累模块,从而减小所述相干积累模块中的寄存器的位宽;
所述触发模块,用于根据相干积累周期大小来选择相应的阈值,从而结合阈值以及累加和的值判断采样信号中是否存在周期性弱信号;若是,则输出触发信号;
其中,所述相干积累模块包括一个加法器和N个寄存器,N为整数;
在每个时钟周期内,当第1个寄存器的数据与单比特数据通过加法器相加并存入第N个寄存器中时,第i个寄存器的数据被存入第i-1个寄存器中,i=2,3,…,N;
加法器或第j个寄存器输出的数据的最高比特位作为敏感比特输出;当收到清除信号时,第k个寄存器的数据的最高比特位在输出到下一级之前被替换为0;当未收到清除信号时,寄存器k输出的数据不会被改变;
加法器或第s个寄存器输出的数据作为累加和的值输出;其中,k,j,s=1,2,3,…,N,k≤s;
所述根据敏感比特进行满层判断包括:
对敏感比特进行检测,当检测到敏感比特的值连续N个时钟周期为1时,输出持续N个时钟周期的清除信号,然后重新开始检测;在敏感比特的值达到连续N个时钟周期为1前,若检测到敏感比特为0,则重新开始检测;
所述相干积累模块的相干积累周期设置为多个区间,根据相干积累周期大小所属区间选择相应的阈值与累加和的值进行比较,以判断采样信号中是否存在周期性弱信号;
每个区间所对应的阈值,利用区间中相干积累周期最大值L′计算,公式如下:
其中,为向下取整符号,ΔTH(L′,μ0,N,pfa)表示在L′,μ0,N,pfa的参数条件下所计算出的阈值;μ0为归一化的噪声均值,噪声为采样信号中包含的白高斯噪声;N为相干积累模块中寄存器数目;pfa为弱信号检测中的虚警率;R(L′,μ0,N,pfa)为无虚警发生时累加和极差的最大允许值。
2.如权利要求1所述的一种低计算复杂度的周期性弱信号检测装置,其特征在于,所述相干积累模块中的N个寄存器的位宽B满足:
2B-1>Rmax
其中,Rmax为周期性弱信号不存在、相干积累结束且虚警不产生时,允许的累加和极差上限。
3.如权利要求1所述的一种低计算复杂度的周期性弱信号检测装置,其特征在于,所述触发模块,将所述累加和的值与阈值进行比较,当累加和的值等于所述阈值时,所述触发模块输出一个表征周期性弱信号存在于采样信号中的触发信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学技术大学,未经中国科学技术大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010576345.7/1.html,转载请声明来源钻瓜专利网。