[发明专利]读写转换电路、存储器以及读写控制方法在审
申请号: | 202310850719.3 | 申请日: | 2023-07-12 |
公开(公告)号: | CN116564376A | 公开(公告)日: | 2023-08-08 |
发明(设计)人: | 袁园 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | G11C7/12 | 分类号: | G11C7/12;G11C7/10 |
代理公司: | 上海晨皓知识产权代理事务所(普通合伙) 31260 | 代理人: | 成丽杰 |
地址: | 230601 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 读写 转换 电路 存储器 以及 控制 方法 | ||
本公开实施例提供一种读写转换电路、存储器以及读写控制方法。读写转换电路包括均衡电路、读控制电路以及第一感测放大器。均衡电路用于响应于均衡信号使全局数据线与互补全局数据线之间进行第一电荷分享。读控制电路被配置为,在写操作期间,基于所述全局数据线以及所述互补全局数据线上的信号存储电荷,所述电荷用于所述第一电荷分享。读控制电路还用于使目标数据线发生第一跳变并在第一读操作结束后发生第二跳变。第一感测放大器用于比较并放大全局数据线与互补全局数据线的压差。本公开实施例有利于降低功耗。
技术领域
本公开实施例涉及半导体技术领域,特别涉及一种读写转换电路、存储器以及读写控制方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory,DRAM)是计算机中常用的半导体存储器件,由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管,晶体管的栅极与字线相连、源极和漏极中的一端与位线相连、另一端与电容器相连,字线上的电压信号能够控制晶体管的打开或关闭,进而通过位线读取存储在电容器中的数据信息,或者通过位线将数据信息写入到电容器中进行存储。
DRAM可以分为双倍速率同步(Double Data Rate,DDR)动态随机存储器、GDDR(Graphics Double Data Rate)动态随机存储器、低功耗双倍速率同步(Low Power DoubleData Rate,LPDDR)动态随机存储器等。随着DRAM应用的领域越来越多,如DRAM越来越多地应用于移动领域,用户对于DRAM速度指标的要求越来越高。
然而,目前的DRAM中读写转换电路的功耗大。
发明内容
本公开实施例提供一种读写转换电路、存储器以及读写控制方法,至少有利于降低功耗。
根据本公开一些实施例,本公开实施例一方面提供一种读写转换电路,包括:均衡电路,连接全局数据线以及互补全局数据线,被配置为,在进行第一读操作之前进行第一电荷分享,响应于均衡信号使所述全局数据线与所述互补全局数据线之间分享电荷;读控制电路,所述读控制电路连接在互补本地数据线与所述全局数据线之间,且还连接在所述本地数据线与所述互补全局数据线之间;所述读控制电路被配置为,在写操作期间,基于所述全局数据线以及所述互补全局数据线上的信号存储电荷,所述电荷用于所述第一电荷分享;在第一读操作期间,响应于第一读控制信号,将所述本地数据线的信号以及所述互补本地数据线的信号分别向所述互补全局数据线以及所述全局数据线传输,并基于预设控制信号、所述本地数据线的信号以及所述互补本地数据线的信号,以使目标数据线的信号电平发生第一跳变;所述读控制电路还被配置为,在所述第一读操作结束后,基于所述预设控制信号使所述目标数据线的信号电平发生第二跳变,所述第二跳变与所述第一跳变的趋势相反;其中,所述目标数据线为所述全局数据线和所述互补全局数据线中的一者;所述均衡电路还被配置为,在所述第一读操作期间且在所述第一跳变后,响应于所述均衡信号进行第二电荷分享,使所述全局数据线与所述互补全局数据线之间分享电荷;第一感测放大器,被配置为,响应于第一使能信号,比较并放大所述全局数据线的信号以及所述互补全局数据线的信号的压差。
根据本公开一些实施例,本公开实施例另一方面还提供一种存储器,包括上述任意实施例提供的读写转换电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202310850719.3/2.html,转载请声明来源钻瓜专利网。