[发明专利]数据处理系统和数据处理器有效
申请号: | 01822398.2 | 申请日: | 2001-10-24 |
公开(公告)号: | CN1488103A | 公开(公告)日: | 2004-04-07 |
发明(设计)人: | 西本顺一;中泽拓一郎;山田孔司;服部俊洋 | 申请(专利权)人: | 株式会社日立制作所 |
主分类号: | G06F13/36 | 分类号: | G06F13/36 |
代理公司: | 北京市金杜律师事务所 | 代理人: | 酆迅 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种数据处理器(101),其具有接口装置(119),以连接其他数据处理器(100),该接口装置能够以总线主控的方式,将其他数据处理器连接到某个数据处理器的内部总线(108),相关的其他数据处理器能够经由所述接口装置,从外部直接操作存储映射到内部总线的外围功能。因此,数据处理器能够在不中断正在执行的程序的情况下,利用其他数据处理器的外围功能。简而言之,一个数据处理器可以共同使用其他数据处理器的外围资源。 | ||
搜索关键词: | 数据处理系统 数据 处理器 | ||
【主权项】:
1.一种包括第一数据处理器和第二数据处理器的数据处理系统,其中所述第二数据处理器还包括接口电路,后者使得所述第一数据处理器获得使用所述第二数据处理器的内部总线的总线权限,以及其中所述接口电路使已获得使用所述内部总线的所述总线权限的所述第一数据处理器访问与所述内部总线相连的输入/输出电路。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所,未经株式会社日立制作所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/01822398.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 数据处理方法、装置、介质和设备-202010495340.1
- 曹文慧 - 地平线(上海)人工智能技术有限公司
- 2020-06-03 - 2023-10-13 - G06F13/362
- 公开了一种数据处理方法、装置、介质和设备,其中的方法包括:通过总线上的计算处理单元对当前总线中传输的数据进行处理,得到数据处理结果;确定所述数据处理结果对应的目的地址;通过所述总线将所述数据处理结果传输至所述目的地址。本公开提供的技术方案有利于提高数据处理效率,并有利于提高设备的鲁棒性。
- 数据传输装置、系统、组件、电子设备及方法-202311091826.9
- 谭新宇;刘义 - 北京象帝先计算技术有限公司
- 2023-08-29 - 2023-09-22 - G06F13/362
- 本公开提供一种数据传输装置、系统、组件、电子设备及方法。该装置包括地址通道转换模块,被配置为在接收到主设备的访问请求信号时,将主设备的访问请求信号转换为从设备的访问请求信号并发送至从设备;数据通道转换模块,被配置为在接收到主设备的一笔写传输数据或从设备的一笔读传输数据时,以主设备的访问请求信号中的突发大小和从设备的访问请求信号中的突发大小中的较小者对应的位宽为最大操作位宽,对接收到的该笔传输数据进行一次或多次位宽转换操作,以转换成另一侧的传输数据并发送至另一侧。这种位宽转换方案位宽转换延时较小,且可以适用于各种场景下的位宽转换,适用性强。
- 接口配置系统、方法和系统-202310532197.2
- 吴晓军;冯建武;胡仁浩;刘胜伟;常诚;毕韬 - 北京星河亮点技术股份有限公司
- 2023-05-11 - 2023-09-12 - G06F13/36
- 本发明提供一种接口配置装置、方法和系统,属于计算机接口配置领域,装置包括时序生成器、模式时钟管理器、读写配置模块,所述模式时钟管理器用于获取第一时钟,根据所述第一时钟产生第二时钟;所述时序生成器设有多个IP核端口,用于根据所述第二时钟、所述待配置器件的电气特性和/或所述待配置器件的读写特性,选择与所述待配置器件对应的至少一所述IP核端口进行配置;所述读写配置模块用于根据所述第二时钟进行跨时钟域转换,并缓存所述IP核端口的读写配置数据和/或所述IP核端口的读写状态。本发明将器件可配置参数IP化为IP核端口,通过参数任意灵活配置,更易于开发者开发,便于IP核移植,降低开发难度,提高开发进度。
- 适用于比较器的加权轮询仲裁方法、装置、仲裁器和芯片-202310671721.4
- 詹贵阳;刘功哲;冯华;熊民权;马华;李焱明 - 上海芯钛信息科技有限公司
- 2023-06-07 - 2023-09-01 - G06F13/366
- 本申请涉及集成电路技术领域的一种适用于比较器的加权轮询仲裁方法、装置、仲裁器和芯片。所述方法包括:每个源端可根据自身的重要性设置不同的权重值,从而决定其在接入比较器的正向输入端时的时间值,克服了现有轮询中每个源端获得授权概率相同的不足;本方法仅在现有的固定优先级仲裁算法的基础上,通过加入一个循环指针实现了轮询仲裁,又在此基础上,通过加入每个源端对应的权重值,实现了加权轮询仲裁算法,实现方式简单,操作方便;该方法易于扩展,每增加一个源端,每轮循环指针只需要再增一个1即可,多增加一个源端,则每轮轮询中多耗费的时钟周期数与该源端的权重值相等。
- 一种总线通信方法、电子设备及计算机可读存储介质-202310920318.0
- 刘小红;崔殿;张奇;陈荣杰 - 深圳市逸云天电子有限公司
- 2023-07-26 - 2023-08-25 - G06F13/366
- 本申请涉及一种总线通信方法、电子设备及计算机可读存储介质。主机先获取应答策略并确定连接在总线上的各从机在应答查询时占用总线的排序,该过程实际上就是主机与各个从机约定从机在应答查询时占用总线的时机。随后主机在总线上发送查询指令,各从机可以根据主机指示的排序,按序逐一占用总线向主机发送自身对查询指令的应答消息。因为从机是按照与主机约定好的排序发送应答消息,因此主机接收到一应答消息后也能够知晓该应答消息与哪一个从机对应,这样主机只需要发送一个查询指令,就能获取到所有从机的应答消息,而不需要逐一针对每一个从机发送查询指令,减少了主机向从机进行信息查询的耗时,提升了从机上报数据的实时性。
- 一种基于I3C的设备管理方法、装置、设备及可读介质-202111154341.0
- 王一鸣;张明哲 - 苏州浪潮智能科技有限公司
- 2021-09-29 - 2023-08-25 - G06F13/366
- 本发明公开了一种基于I3C的设备管理方法,包括:为计算机节点配置第一I3C连接节点,将第一I3C连接节点的第一主端口连接至CPU和BMC,将第一I3C连接节点的第一从端口连接至内存设备,BMC通过I3C通信获取对内存设备的第一监控信息;为计算机节点配置第二I3C连接节点,将第二I3C连接节点的第二主端口连接至CPU和BMC,将第二I3C连接节点的第二从端口连接至监控设备,BMC通过I3C通信获取监控设备的第二监控信息;为计算机节点配置第三I3C连接节点,将第三I3C连接节点的第三主端口连接至BMC和CPLD,将第三I3C连接节点的第三从端口连接至平台控制器,BMC通过I3C通信获取验证Firmware的第三监控信息。本发明还公开了一种基于I3C的设备管理装置、计算机设备和可读存储介质。
- 动态优先级加权轮询仲裁方法和仲裁器-202310671341.0
- 詹贵阳;刘功哲;冯华;熊民权;马华;李焱明 - 上海芯钛信息科技有限公司
- 2023-06-07 - 2023-08-22 - G06F13/366
- 本申请涉及一种动态优先级加权轮询仲裁方法和仲裁器。所述方法包括:接收多个源端发出的源端请求;源端请求包括:轮询仲裁申请位、固定优先级编码以及源端权重;源端的固定优先级编码在仲裁过程中可动态变化的;将具有相同固定优先级编码的源端分到同一组,根据分组结果进行第一级固定优先级仲裁,确定当前授权分组;根据当前授权分组中每个源端权重进行第二级加权轮询仲裁;在仲裁过程中如果接收的源端请求中的固定优先级编码发生变化,则编码变化后的源端继续参加下一轮仲裁;反之,则继续进行当前轮第二级加权轮询仲裁。该方法融合了固定优先级仲裁和加权轮询仲裁,能够实现源端优先级的动态变换,加强了使用的灵活性,并提高了仲裁效率。
- 一种可灵活扩展的信号收发系统-202310658534.2
- 刘岑炜;杨健熙;黄俊翔 - 成都立思方信息技术有限公司
- 2023-06-06 - 2023-08-22 - G06F13/362
- 本申请公开了一种可灵活扩展的信号收发系统,涉及信号收发技术领域。所述系统包括有信号处理主机和信号收发机,信号处理主机包括有主控处理模块和第一FPGA模块,第一FPGA模块通过多个基于MGT的接口IP单元一一对应地连接多个第一高速数据传输接口,信号收发机包括有信号收发功能前端模块和第二FPGA模块,第二FPGA模块通过至少两个基于MGT的接口IP单元一一对应地连接至少两个第二高速数据传输接口,信号收发机的数目有若干个并可通过接口连接关系搭建得到呈星型拓扑结构、菊花链拓扑结构、对接拓扑结构或它们的任意组合结构的信号收发系统,如此可使整个系统能够同时满足可扩展灵活、实时高速数传和实时计算处理等特性。
- 用于高速存储器接口的命令仲裁-201680048862.9
- 詹姆斯·R·麦格罗;凯达尔纳特·巴拉里斯南;杰克逊·鹏;海德凯·卡纳亚玛 - 超威半导体公司
- 2016-09-22 - 2023-08-08 - G06F13/362
- 在一种形式中,存储器控制器包含命令队列和仲裁器。所述命令队列接收并存储存储器存取请求。所述仲裁器包含多个子仲裁器,所述子仲裁器用于在控制器周期期间从所述存储器存取请求当中提供对应的多个子仲裁获胜者,且用于在对应的控制器周期中在所述多个子仲裁获胜者当中进行选择以提供多个存储器命令。在另一形式中,数据处理系统包含用于提供存储器存取请求的存储器存取代理、存储器系统以及耦合到所述存储器存取代理和所述存储器系统的所述存储器控制器。
- 总线调度方法、装置及设备、介质和基板管理控制芯片-202310431057.6
- 张贞雷;李拓;邹晓峰;满宏涛;刘同强;周玉龙;王贤坤 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-04-21 - 2023-08-04 - G06F13/362
- 本申请公开了一种总线调度方法、装置及设备、介质和基板管理控制芯片,涉及计算机技术领域,该方法包括:将基板管理控制芯片中连接至系统总线的多个功能模块划分为多个类别,为不同的类别的功能模块分配不同的优先级;当接收到高于预设优先级的第一目标功能模块的中断请求时,将系统总线的控制权分配至第一目标功能模块;当未接收到高于预设优先级的第一目标功能模块的中断请求时,轮询低于预设优先级的功能模块是否存在数据传输需求,当轮询到存在数据传输需求的第二目标功能模块时,将系统总线的控制权分配至第二目标功能模块。本申请避免了中断机制下的总线阻塞,同时避免了轮询机制下关键信息不能及时传输。
- 用于射频前端(RFFE)总线中的定时触发的可变步幅计数-202180079460.6
- L·J·米什拉;R·D·维特菲尔德;U·斯里坎蒂亚;K·玛尼瓦南 - 高通股份有限公司
- 2021-10-29 - 2023-07-25 - G06F13/364
- 用于射频前端(RFFE)总线中的定时触发的可变步幅计数(502、506、510)的系统和方法修改主时钟如何控制从时钟中的计数器。特别地,本公开的示例性方面考虑允许总线所有权主控器(BOM)选择步幅大小(502、506、510),其中每个时钟节拍使得计数器以步幅的大小进行改变,而不是使主时钟以一比一的时钟节拍与计数器变化来改变从设备处的计数器。这样,通过RFFE总线的时钟线以更低频率发送时钟节拍。以这种方式,对计数器进行改变以触发事件所需要的时钟节拍更少。
- 一种串口信号切换方法、装置及介质-202310413440.9
- 王黎黎;陆慧琴 - 浪潮电子信息产业股份有限公司
- 2023-04-13 - 2023-07-18 - G06F13/36
- 本申请公开了一种串口信号切换方法、装置及介质,涉及通信领域,解决服务器的串口切换无法及时恢复默认状态的问题,本申请向串口控制单元发送切换指定串口指令,使串口控制单元切换为指定串口类型;向定时模块发送定时指令;接收定时模块到达预设时间后发送的提示信息;向串口控制单元发送切换默认串口指令,使串口控制单元切换为默认串口类型。串口控制单元的通常工作于默认串口状态,基板管理控制器向串口控制单元发送切换指定串口指令并向定时模块发送定时指令,基板管理控制器接收到定时模块到达预设时间后发送的提示信息后向串口控制单元发送切换默认串口指令,恢复为默认串口,不需要工作人员手动切换为默认状态。
- 一种服务器PCIe端口自动配置的系统、方法-202210109301.2
- 刘毓 - 苏州浪潮智能科技有限公司
- 2022-01-28 - 2023-07-18 - G06F13/36
- 本发明属于服务器端口配置技术领域,具体提供一种服务器PCIe端口自动配置的系统、方法,所述系统包括主板,主板上设置有CPU和主板连接器,CPU设置有PCIe端口和检测端口;所述的CPU的检测端口分别通过检测电路连接有硬盘背板和Riser卡;CPU通过PCIe端口分别连接到相应的主板连接器;主板连接器与硬盘背板和/或Riser卡连接时,CPU分别通过检测电路检测硬盘背板和/或Riser卡的引脚信号,并通过检测结果对CPU相应的PCIe端口进行配置。节约了多个印制电路板料号所带来的生产和管理成本,又能够避免了人工烧录不同版本的BIOS固件存在的人为因素潜在风险。
- 一种服务器用户接口面板、服务器、使用方法、工作站-202210607609.X
- 杨昊 - 苏州浪潮智能科技有限公司
- 2022-05-31 - 2023-07-18 - G06F13/362
- 本发明属于用户接口面板硬件设计技术领域,具体提供一种服务器用户接口面板、服务器、使用方法、工作站,服务器主板上设置有PCH和BMC,所述的面板上设置有USB‑C接口,USB‑C接口通过硬件接口链路与服务器主板上的PCH和BMC连接;硬件接口链路包括独立控制器芯片,独立控制器芯片的上行信号接口分别与BMC和PCH连接,独立控制器芯片的下行信号接口与USB‑C接口连接。独立控制器芯片通过USB转Uart芯片连接有可编程逻辑器件,可编程逻辑器件与主板设备连接,通过USB‑C接口实现ThunderboltNetworks的构建功能,减少线缆使用,便于管控,降低服务器节点成本,增强节点功能实现。
- 读取可选命令和写入可选命令-202180067470.8
- A·E·特纳;G·帕特西拉拉斯;Z·马;S·帕拉查拉;B·里奇利克;T·扎加尔;C·科布 - 高通股份有限公司
- 2021-09-02 - 2023-06-23 - G06F13/36
- 各种实施例包括用于管理可选命令的方法和设备。一些实施例可以包括从可选命令请求设备接收可选命令,确定可选命令是否能够实现,以及响应于确定可选命令不能实现而向可选命令请求设备传输可选命令无数据响应。
- 一种基于AXI总线的并发传输模块和方法-202310404597.5
- 王翔;胡永华;侯宁;周帅;张吉纯;陈迎春;倪伟 - 合肥芯荣微电子有限公司
- 2023-04-17 - 2023-06-23 - G06F13/368
- 本发明公开了一种基于AXI总线的并发传输模块和方法,包括:查找表单元,通过查找表以获取与多个逻辑地址对应的多个独立子地址以及多个数据掩码,多个逻辑地址来自于主设备发送的多条可并发的数据传输请求中;根据查找表,为不同从设备分配数据掩码;查找表中预先配置有逻辑地址与独立子地址以及与数据掩码之间的一一映射关系;分析单元,用于根据数据掩码分析出多条数据传输请求中的有效数据传输请求。通过在原有AXI总线上与AXI 主设备对接的AXI节点中设置并发传输功能,让AXI主设备具备同时对多个从设备进行自定义读写以及数据位宽分配的能力,提高了总线传输的效率。
- 数据传输的正确性检测方法、装置和电子设备-202111554624.4
- 孙国庆;王朋宇 - 龙芯中科技术股份有限公司
- 2021-12-17 - 2023-06-20 - G06F13/362
- 本申请提供一种数据传输的正确性检测方法、装置和电子设备,其中,该方法包括:在axi总线进行数据传输时,获取读操作和写操作的操作顺序;在读操作和写操作完成时,获取axi总线的读操作完成数据包以及写操作完成数据包;根据读操作与写操作的操作顺序、读操作完成数据包以及写操作完成数据包,得到检测结果。该技术方案中,通过先获取读操作和写操作的发生顺序,在读操作和写操作的发生顺序满足要求的情况下,再对读操作完成时的读操作完成数据包和写操作完成时的写操作数据包进行数据正确性检查,如果读操作和写操作的发生顺序不满足要求,则不进行后续的数据正确性检查,如此能够有效的提高了数据传输正确性验证的效率。
- 一种基于群体决策算法的总线仲裁器及其实现方法-202210413310.0
- 王忆文;程筱舒;金黄斌;李平 - 电子科技大学
- 2022-04-20 - 2023-06-20 - G06F13/368
- 本发明具体涉及一种基于群体决策算法的总线仲裁器及其实现方法,具有仲裁公平性好、总线利用率高的特点,属于总线仲裁器和仲裁方法领域。通信架构正在成为多主机互连系统的瓶颈,高效的仲裁器能够解决互连总线系统中由于多个主机同时请求访问而引起的争用现象。本发明引入Borda数的概念,将多种仲裁机制的优势结合,得出新的优先级序列。相较于固定优先级仲裁,它可以快速满足经常需要占用总线主机的响应。相较于轮询仲裁,它可以减少常访问总线的主机一半的等待时间,以避免多主机环境中的饥饿问题。与经典的总线仲裁算法相比,群体决策算法不仅考虑了多种优先级的综合优势,还保证了一定的公平性和更合理的总线利用率,具有一定的优越性。
- 服务器及服务器管理系统-202223078601.3
- 吕天傲;钟鹏 - 浙江宇视科技有限公司
- 2022-11-18 - 2023-06-20 - G06F13/36
- 本实用新型实施例提供一种服务器及服务器管理系统,属于服务器管理技术领域。该服务器包括:处理器、控制模块和外部设备;控制模块分别与处理器和外部设备连接,控制模块中包括第一总线,第一总线用于与带外管理芯片通信连接;控制模块,用于在控制模块通过第一总线与带外管理芯片通信连接的情况下,在带外管理芯片的控制下对外部设备的工作状态进行控制;控制模块,用于在控制模块未与带外管理芯片通信连接的情况下,在处理器的控制下对外部设备的工作状态进行控制。本实用新型实施例提供的服务器及服务器管理系统,可以实现对带外管理的灵活选择,使得服务器的管理方式更为灵活。
- 硬件资源的复用方法、装置、硬件平台及存储介质-202210863502.1
- 苏校;张敏光;黄俊;周文龙;容铭康 - 科东(广州)软件科技有限公司
- 2022-07-20 - 2023-06-16 - G06F13/362
- 本发明实施例公开了一种硬件资源的复用方法、装置、硬件平台及存储介质。该方法包括:识别硬件平台中目标系统级芯片内的独占资源和复用资源;将独占资源分配至匹配的设备驱动,并将复用资源加入驱动复用列表中;响应于对目标设备驱动的调用请求,检测驱动复用列表中是否存在与目标设备驱动匹配的目标复用资源;若是,则在满足目标复用资源的分配条件时,将目标复用资源动态分配至目标设备驱动。本发明实施例的技术方案解决了多个硬件平台中的不同板级设备复用同一系统级芯片时容易产生复用混淆以及硬件资源分配繁琐的问题,降低了为不同设备进行静态资源分配的复杂度,减轻了开发人员的维护工作难度。
- 数据总线数据传输方法、终端及存储介质-202310080187.X
- 马志超 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-01-30 - 2023-06-09 - G06F13/36
- 本发明涉及计算机技术领域,具体涉及数据总线数据传输方法、终端及存储介质。该方法包括以下步骤:获取多条待传输数据;判断片段数据寄存器中片段数据是否为空;若是则判断获取的多条待传输数据中的第二条数据可否组合,若是则判断将多条待传输数据中的第一条数据进行分割,获得N段片段数据;将获得的N段片段数据依次与多条未传输数据依次一一对应组合传输。本发明充分利用总线带宽长度,对单条传输数据未使用的总线带宽部分,插入片断化的其他条数据,传输完成后再对片断化的数据进行组合,从而实现传输速率一定的条件下,传输更多条数据。
- BMC的访问控制方法、装置以及BMC系统-202211582580.0
- 孔祥锴 - 苏州浪潮智能科技有限公司
- 2022-12-09 - 2023-05-26 - G06F13/36
- 本申请实施例提供了一种BMC的访问控制方法、装置以及BMC系统,该方法包括:获取拓扑结构信息以及多个访问任务,拓扑结构信息为表征多个IIC总线以及多个从设备的连接关系的信息,一个IIC总线对应多个从设备;根据拓扑结构信息,建立多个线程以及各线程的访问队列,一个线程对应一个IIC总线;根据拓扑结构信息,将多个访问任务添加至对应的访问队列中,得到多个添加后队列;控制BMC异步执行多个线程,且控制所述BMC在执行各线程的过程中,根据添加后队列,依次访问对应的从设备。本申请解决了相关技术中BMC的IIC总线上连接的硬件设备发生变化时,BMC的访问控制方式的维护成本较高的问题。
- 一种基于FMQL的SRIO实现装置及方法-202310102789.0
- 孙殿杰;朱宇;王立;顾生辉;马建民;王煦;邓诚;宋强 - 中国电子科技集团公司第十研究所
- 2023-01-18 - 2023-05-16 - G06F13/36
- 本发明公开了一种基于FMQL的SRIO实现装置及方法,属于机载通用总线领域,包括FMQL可编程融合芯片,在FMQL可编程融合芯片的PL数据区包括四个DMA处理模块,所述四个DMA处理模块均采用单向设计;并且所述四个DMA处理模块,用于分别处理Message/Nwrite/Nwrite_r/Swirte发送、Nread发送、Message/Nwrite/Nwrite_r/Swirte接收和Nread接收。本发明无需在FPGA使用FIFO进行数据缓存,可以实现SRIO中多种协议的混合收发,支持与多个节点同时通信,并具有错误恢复机制,有着非常高的稳定性。
- 中继装置和信息处理系统-201980001268.8
- 石田智弘;木村真敏 - 富士通个人电脑株式会社
- 2019-04-18 - 2023-05-05 - G06F13/36
- 提供第一端点和第二端点。第一端点从每个用作执行算术处理的计算机的平台中的第一平台的根复合体接收数据。第二端点向平台中的第二平台的根复合体传送数据,该要传送的数据是通过从第一端点的隧穿在该第二端点处接收到的。
- 一种SPI从设备在跨时钟域中的数据读写方法及系统-202211724776.9
- 邓文彬;李龙杰 - 成都电科星拓科技有限公司
- 2022-12-30 - 2023-05-02 - G06F13/362
- 本发明提供了一种SPI从设备在跨时钟域中的数据读写方法,应用在SPI主从设备之间,主设备发送串行数据到从设备,从设备解析串行数据中包含的是写命令还是读命令,若是写命令,则将串行数据中的地址与数据做同步处理,根据同步后的信号将数据写入对应地址的寄存器中;若是读命令,则从设备在获取地址时,先将高位地址进行同步处理,根据同步后的信号预先读取高位地址对应的所有数据,在收到低位地址时再从预先读取的数据中获取低位地址对应的数据,并将获取的数据发送给主设备。本发明能够有效的解决跨时钟采样造成的数据错误问题,提前获取SPI的高位地址,然后通过寻址获得对应的数据,当SPI的低位地址到来之后能立马取得正确的数据。
- 总线控制电路、半导体集成电路、电路基板、信息处理装置以及总线控制方法-201780052512.4
- 大谷敬之;上方辉彦;川崎贵之;仁茂田永一 - 株式会社索思未来
- 2017-05-09 - 2023-05-02 - G06F13/36
- 在对具有第一格式的与排他访问对应的第一总线规格的第一排他指令、和具有适合不与排他访问对应的第二总线规格的第二格式的第一总线规格的第二排他指令进行相互转换,进行第一以及第二总线规格间的排他指令的传输的总线控制电路中,具有:排他指令转换电路,其在从第一排他指令向第二排他指令的转换时,接受第一排他指令,转换为第二排他指令并输出;排他指令生成电路,其在从第二排他指令向第一排他指令的转换时,接受第二排他指令并生成第一排他指令;排他响应发行电路,其在从第二排他指令向第一排他指令的转换时,发行针对第二排他指令的排他响应信息;以及排他响应接收电路,其在从第一排他指令向第二排他指令的转换时,接受针对第二排他指令的排他响应信息。
- 用于总线上的动态时钟频率控制的方法、设备和系统-202310037563.7
- D·G·奎耶蒂;A·K·斯里瓦斯塔瓦;K·P·福斯特 - 太浩研究有限公司
- 2017-11-14 - 2023-04-28 - G06F13/362
- 在一个实施例中,一种设备包括生成用于在互连上传输的时钟信号的时钟控制电路。所述时钟控制电路可以被配置为接收多个装置中的要被访问的下一装置的指示,以及至少部分地基于与所述下一装置的通信的指示动态地更新控制信号,从而使所传输的时钟信号能够在固定时钟频率和扩频时钟频率之间动态切换。还描述了其他实施例并要求对其予以保护。
- 一种多余度飞控计算机余度表决一致性方法-201911232691.7
- 徐智;胡泽龙;孙刚;钱立权 - 中国直升机设计研究所
- 2019-12-04 - 2023-04-25 - G06F13/36
- 本发明属于飞控系统技术领域,涉及一种多余度飞控计算机余度表决一致性方法,本发明的多余度飞控计算机余度表决一致性方法通过数据交叉传输中的小帧计数值来判别数据交叉传输的成功或失败,先判断所有余度的余度表决一致性,后将余度逐步降级进行余度表决一致性;直至无法进行余度表决。本发明的方法在保证各余度计算机表决结果的一致性同时又保证了交叉传输的最大余度数。
- 一种数据传输控制方法、装置、设备及可读存储介质-202110218552.X
- 杨开放 - 山东英信计算机技术有限公司
- 2021-02-26 - 2023-04-18 - G06F13/362
- 本申请公开了一种数据传输控制方法、装置、设备及可读存储介质,设计用来标记数据读取命令的顺序的数据标识,在第一节点上,按顺序为待分配数据读取命令分配一一对应的数据标识,得到携带数据标识的数据读取命令发送至第二节点,接收第二节点返回的同样携带数据标识的数据反馈结果存入第一存储空间,按照数据标识处理数据反馈结果,在整个过程中,保证已分配数据标识的数量不超出预设的数据标识总数。本申请提供的数据传输控制方法在确保数据正序传输的基础上可以同时传输多个数据读取命令以及多个数据反馈结果,通过预设第一存储空间保证对多个数据反馈结果的处理、避免数据丢失,在确保数据正序传输处理的基础上提高了数据传输效率。
- 一种内存通道控制权的动态切换系统、方法、装置及介质-202211448282.2
- 翟庆伟;王兴隆;李金锋 - 苏州浪潮智能科技有限公司
- 2022-11-18 - 2023-04-04 - G06F13/366
- 本发明提出的一种内存通道控制权的动态切换系统、方法、装置及介质,所述系统包括:CPU分别与CPLD、BMC、BOIS连接,数据选择器分别通过I3C总线与CPU、CPLD、BMC数据连接,CPU的控制信号输出端与数据选择器的信号输入端连接。CPU的控制信号输出端GPIO0与数据选择器的信号输入端S0连接,CPU的控制信号输出端GPIO1与数据选择器的信号输入端S1连接。本发明实现了CPU端的BIOS使用完内存的SPD信息后,可以选择性地动态切换I3C通道的控制权给其他的使用者。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置