[发明专利]触发器电路组件无效
| 申请号： | 200480011484.4 | 申请日： | 2004-02-19 |
| 公开（公告）号： | CN1781250A | 公开（公告）日： | 2006-05-31 |
| 发明（设计）人： | 沃尔夫冈·赫斯 | 申请（专利权）人： | 奥地利微系统股份有限公司 |
| 主分类号： | H03K19/086 | 分类号： | H03K19/086 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 徐谦;杨红梅 |
| 地址： | 奥地利翁特*** | 国省代码： | 奥地利;AT |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种触发器电路组件，包括至少四个差动放大器(1，2，3，4)，其以形成触发器D的形式互连。根据所述发明原理，差动放大器(1，2，3，4)的发射极节点(E1，E2)借助于开关对(S1，S2)关于电源电势来开关，并且受控于施加到控制输入(CN，CP)的差动输入时钟信号。本发明的触发器工作于特别低的电源电压(VCC)，并且特别适合于设计分频器和移位寄存器。 | ||
| 搜索关键词： | 触发器 电路 组件 | ||
【主权项】：
1.一种触发器电路装置，包括一对输入端子(CP，CN)，设计用来供给差动时钟信号，一对输出端子(QP，QN)，设计用来接出差动输出信号，四个差动放大器(1，2，3，4)，每个具有两个晶体管(5，6；7，8；9，10；11，12)，其受控部分各设置于与电阻器(R1，R2，R3，R4)的串联电路中，该串联电路设置于第一电源电势端子(VCC)和第一和/或第二共用发射极节点(E1，E2)之间，其控制端子互相耦合以形成D触发器结构，并且其中在至少一个差动放大器(3)的输出形成输出端子对(QP，QN)。第一电流源(Q1)，其将第一共用发射极节点(E1)连接到基准电势端子(VEE)，第二电流源(Q2)，其将第二共用发射极节点(E2)连接到所述基准电势端子(VEE)，第一开关(S1)，其受控部分连接在电源电势端子(VCC)和第一发射极节点(E1)之间，以及第二开关(S2)，其受控部分连接在电源电势端子(VCC)和第二发射极节点(E2)之间，第一和第二开关(S1，S2)各有一控制端子，其形成输入端子对(CP，CN)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于奥地利微系统股份有限公司，未经奥地利微系统股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200480011484.4/，转载请声明来源钻瓜专利网。
- 上一篇：用于压力处理料幅的轧辊
- 下一篇：图像处理装置以及图像处理方法
- 同类专利
- ECL耦合逻辑门电路-201420122148.8
- 王德春 - 四川德铭电子科技有限公司
- 2014-03-18 - 2014-07-30 - H03K19/086
- 本实用新型公开了一种ECL耦合逻辑门电路，包括第一或非门电路、第二或非门电路、或门电路和与门电路，所述第一或非门电路的第一输出端与所述与门电路的第一输入端连接，所述第一或非门电路的第二输出端与所述第一或门电路的第一输入端连接，所述第二或非门的第一输出端与所述与门电路的第二输入端连接，所述第二或非门的第二输出端与所述与门电路的第二输入端连接。本实用新型ECL耦合逻辑门电路具有较大的灵活性，其基本门同时具有或/或非输出，使本实用新型的逻辑功能较强，同时通过多个门电路的配合工作，使其功耗能够有一定程度上的降低。
- 输出缓冲器电路-201280003174.2
- 渊上展光 - 旭化成微电子株式会社
- 2012-09-20 - 2013-06-19 - H03K19/086
- 提供一种输出缓冲器电路，能够减小差动输出信号的各输出电压的上升时间与下降时间的时间差，进一步使上升时间与下降时间高精确度地一致。对电阻元件(R1、R2)分别并联连接PMOS晶体管(Tr5、Tr6)。此时，使得当将电阻元件(R1、R2)的电阻成分设为r1(Ω)、r2(Ω)、将PMOS晶体管(Tr5、Tr6)的电阻成分设为rTr5(Ω)、rTr6(Ω)、电流源(I1)的电阻成分设为rI1(Ω)时，满足(r1//rTr5)=(r2//rI1)、(r2//rTr6)=(r1//rI1)各条件。由此，能够减小各输出电压的上升时间与下降时间的时间差，进一步使上升时间与下降时间高精确度地一致。
- 锁存器电路-200580004077.5
- 米哈伊·A.·T.·森杜莱亚弩;爱德华·F.·斯蒂克毋尔特;伊德里萨·西塞 - 皇家飞利浦电子股份有限公司
- 2005-01-25 - 2007-02-21 - H03K19/086
- 一种锁存器电路(1)，包括差分输入端，该差分输入端具有反相输入端(D+)和非反相输入端(D－)。该锁存器还包括差分输出端，该差分输出端具有反相输出端(Q+)和非反相输出端(Q－)。一个输出端(Q－)连接至一个具有相反极性的输入端(D+)。该锁存器还包括控制输入端，用于接收控制信号(VCM)，该控制信号用于确定输入信号(In)的阈值，使得如果该输入信号大于该阈值，那么该非反相输出端处于“高”逻辑状态，如果该输入信号小于该阈值，那么该非反相输出端处于“低”状态。
- 用于提供逻辑门功能和锁存功能的电路-200480027234.X
- L·吉罗 - 皇家飞利浦电子股份有限公司
- 2004-09-10 - 2006-11-01 - H03K19/086
- 本发明涉及一种电子电路，其包括差分信号输入装置、组合级、判别级和差分信号输出装置。判别级包括四个晶体管(Q8、Q9、Q10、Q 11)，每个晶体管都具有第一电极(83、93、103、113)和第二电极(81、91、101、111)和相应的栅电极(82、92、102、112)。所述四个晶体管的第一电极连接到公共节点。组合级设置成将差分输入信号转换成分别施加到所述四个晶体管中一些的栅电极的栅信号。
- 触发器电路组件-200480011484.4
- 沃尔夫冈·赫斯 - 奥地利微系统股份有限公司
- 2004-02-19 - 2006-05-31 - H03K19/086
- 本发明涉及一种触发器电路组件，包括至少四个差动放大器(1，2，3，4)，其以形成触发器D的形式互连。根据所述发明原理，差动放大器(1，2，3，4)的发射极节点(E1，E2)借助于开关对(S1，S2)关于电源电势来开关，并且受控于施加到控制输入(CN，CP)的差动输入时钟信号。本发明的触发器工作于特别低的电源电压(VCC)，并且特别适合于设计分频器和移位寄存器。
- 专利分类
