[发明专利]一种先入先出存储系统无效
| 申请号： | 200910243329.X | 申请日： | 2009-12-21 |
| 公开（公告）号： | CN101739230A | 公开（公告）日： | 2010-06-16 |
| 发明（设计）人： | 万红星 | 申请（专利权）人： | 北京中星微电子有限公司 |
| 主分类号： | G06F5/12 | 分类号： | G06F5/12 |
| 代理公司： | 北京银龙知识产权代理有限公司 11243 | 代理人： | 许静 |
| 地址： | 100083 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种先入先出存储系统，包括：先入先出存储单元；写地址产生单元，用于产生先入先出存储单元的第一写控制信号和第一写地址信号，第一写控制信号用于控制将数据根据第一写地址信号写入先入先出存储单元；读地址产生单元，用于产生先入先出存储单元的读控制信号和读地址信号，读控制信号用于控制将数据读出先入先出存储单元；标志产生单元，用于产生满/空标志；第一控制单元，用于在标志产生单元产生满标志后，控制写地址产生单元产生第二写控制信号和第二写地址信号，第二写控制信号用于控制将数据根据第二写地址信号写入先入先出存储单元。本发明技术方案允许数据写满后可以继续将数据写入先入先出存储单元。 | ||
| 搜索关键词： | 一种 先入先出 存储系统 | ||
【主权项】：
一种先入先出存储系统，其特征在于，包括：先入先出存储单元，用于按照先入先出的方式存储数据；写地址产生单元，用于产生所述先入先出存储单元的第一写控制信号和第一写地址信号，所述第一写控制信号用于控制将数据根据所述第一写地址信号写入所述先入先出存储单元；读地址产生单元，用于产生所述先入先出存储单元的读控制信号和读地址信号，所述读控制信号用于控制将数据读出所述先入先出存储单元；标志产生单元，用于判断所述先入先出存储单元的满/空状态，产生满/空标志；第一控制单元，用于在所述标志产生单元产生满标志后，控制所述写地址产生单元产生第二写控制信号和第二写地址信号，所述第二写控制信号用于控制将数据根据所述第二写地址信号写入所述先入先出存储单元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京中星微电子有限公司，未经北京中星微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910243329.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种头尾指针链表存储器的初始化方法及电路-201410752430.9
- 李哲;张荣华;王治;杨峰;夏大鹏;楼晓强 - 中国航空工业集团公司第六三一研究所
- 2014-12-09 - 2015-05-06 - G06F5/12
- 本发明涉及一种头尾指针链表存储器的初始化方法及电路，包括空闲队列、多个缓冲队列、空闲存储单元计数器、链表初始化计数器和链表更新控制单元；其中每个缓冲队列的头、尾指针寄存器均与链表更新控制单元相连、空闲队列的头、尾指针与链表更新控制单元相连，链表更新控制单元与空闲存储单元计数器、链表存储器、链表初始化计数器输出端均相连，链表初始化计数器输出的计数结果与参数D分别连接比较器的两个输入端，比较器的输出端与链表初始化计数器的使能端相连。通过该初始化方法实现队列头尾指针存储器的初始化，减少初始化延迟，达到立即复位立即工作的要求，采用参数化设置，适用于多种不同应用环境，增加了配置的灵活性。
- 存储器控制方法和存储器控制装置-201010167374.4
- 丸山志津子;小泉伸和 - 富士通株式会社
- 2010-04-27 - 2010-11-10 - G06F5/12
- 本发明提供了一种存储器控制方法和存储器控制装置，该方法执行对具有多个存储区的存储器的先入先出存取控制，该方法包括：当选择写入位置以向存储器写入数据时，选择具有至少一个以上存储区的存储块中的存储区地址和多个冗余块中的任一个冗余块中的存储区地址，作为写入位置，所述冗余块是针对所述存储块而冗余设置的，并且具有至少一个以上存储区；以及当选择读取位置以读取通过数据写入而写入到所述存储器的数据时，选择所述存储块的存储区地址和多个冗余块的地址中在选择所述写入位置时被选择的地址，作为读取位置。
- 一种先入先出存储系统-200910243329.X
- 万红星 - 北京中星微电子有限公司
- 2009-12-21 - 2010-06-16 - G06F5/12
- 本发明公开了一种先入先出存储系统，包括：先入先出存储单元；写地址产生单元，用于产生先入先出存储单元的第一写控制信号和第一写地址信号，第一写控制信号用于控制将数据根据第一写地址信号写入先入先出存储单元；读地址产生单元，用于产生先入先出存储单元的读控制信号和读地址信号，读控制信号用于控制将数据读出先入先出存储单元；标志产生单元，用于产生满/空标志；第一控制单元，用于在标志产生单元产生满标志后，控制写地址产生单元产生第二写控制信号和第二写地址信号，第二写控制信号用于控制将数据根据第二写地址信号写入先入先出存储单元。本发明技术方案允许数据写满后可以继续将数据写入先入先出存储单元。
- 先进先出缓冲器-200880016077.0
- 约翰内斯·布恩斯特拉;森达拉瓦拉丹·兰加拉让;拉金德拉·库马尔 - NXP股份有限公司
- 2008-05-14 - 2010-03-24 - G06F5/12
- 一种用于在具有不同时钟域的电路之间进行接口的FIFO存储器电路。该电路包括：FIFO存储器(10)；写入指针电路(16)，由第一时钟域的时钟进行时钟控制，所述写入指针电路(16)控制被写入数据的存储单元；以及读取指针电路，由第二时钟域的时钟进行时钟控制，所述读取指针电路控制从其中读取数据的存储单元。读取指针电路和写入指针电路都使用格雷编码。存储器电路还包括复制写入指针电路(30)，其写入指针地址与写入指针电路(16)同步地加1，并且其起始写入地址被选择为使得复制写入指针地址比写入指针电路地址落后对应于FIFO存储器(10)大小的多个地址存储单元。比较器(34)将读取指针电路地址与复制写入指针电路地址进行比较以确定FIFO存储器的满状态。
- 专利分类
