[发明专利]宽频带主动式延迟线电路及其相关方法有效
| 申请号： | 200910262167.4 | 申请日： | 2009-12-25 |
| 公开（公告）号： | CN101860352A | 公开（公告）日： | 2010-10-13 |
| 发明（设计）人： | 林嘉亮;江欣哲 | 申请（专利权）人： | 瑞昱半导体股份有限公司 |
| 主分类号： | H03K5/14 | 分类号： | H03K5/14 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 史新宏 |
| 地址： | 中国台湾新*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及宽频带主动式延迟线电路及其相关方法。该延迟电路，包括有：多个延迟单元以串联方式相耦接，其中，每一延迟单元包括有一回授回路以及一前馈路径来扩大该延迟电路的操作频率范围。 | ||
| 搜索关键词： | 宽频 主动 延迟线 电路 及其 相关 方法 | ||
【主权项】：
一种延迟电路，用以延迟输入信号来产生一输出信号，该延迟电路包含：一第一加总电路，接收该输入信号以及该输出信号，并输出一中间信号；以及一第二加总电路，接收该输入信号以及该中间信号，并输出该输出信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司，未经瑞昱半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910262167.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 基于FPGA的高分辨率时间间隔产生系统-201310242403.2
- 王海;梁肖;李耀辉;朱琼;雷一昇;陆淦 - 西安电子科技大学
- 2013-06-18 - 2013-10-16 - H03K5/14
- 本发明提出了一种基于FPGA的高分辨率时间间隔产生系统，主要解决时间间隔信号产生分辨率低的问题。其包括上位机（4）和FPGA处理单元，FPGA处理单元中设有两个频控延迟链模块（1和2）、参考时钟产生模块（3）、数据处理模块（5）、输入脉冲信号产生模块（6）和间隔信号产生模块（7）。参考时钟产生模块产生两个参考时钟分别给两个频控延迟链模块，数据处理模块根据上位机输入的时间间隔大小分别设置两个频控延迟链模块，输入脉冲信号产生模块产生输入脉冲信号同时输入给两个频控延迟链模块，两个频控延迟链模块输出两路延迟输出脉冲信号给间隔信号产生模块产生时间间隔信号。本发明具有分辨率高和稳定性好的优点，用于时频测量。
- 一种脉冲延迟电路及扫描方法-201310181156.X
- 范吉伟;刘亮;李增红;王娜 - 中国电子科技集团公司第四十一研究所
- 2013-05-16 - 2013-08-14 - H03K5/14
- 本发明的脉冲延迟电路及扫描方法，利用FPGA来控制触发脉冲与输出脉冲之间的延时，使脉冲延时呈现动态的变化，解决了现有的脉冲信号发生器无法对运动目标雷达回波信号模拟的问题。
- 延迟电路、延迟控制装置、存储器控制装置以及信息终端设备-201180050532.0
- 村上大辅 - 松下电器产业株式会社
- 2011-10-20 - 2013-06-19 - H03K5/14
- 本发明所涉及的延迟电路(131)通过使输入信号延迟来生成延迟信号(153)，该延迟电路(131)具备被串联连接的第一延迟部(133)和第二延迟部(132)，第一延迟部(133)具有第一信号传递路径，按照第一延迟控制值(151)，通过对第一信号传递路径中的传递输入信号的信号传递路径进行切换，从而变更使输入信号延迟的第一延迟量，第二延迟部(132)具有第二信号传递路径，不切换传递输入信号的第二信号传递路径，而是按照第二延迟控制值(152)，来变更使输入信号延迟的第二延迟量。
- 半导体集成电路及其驱动方法-201210083643.8
- 金龙珠;权大汉;崔海郎;张在旻 - 海力士半导体有限公司
- 2012-03-27 - 2013-04-24 - H03K5/14
- 本发明提供一种半导体集成电路，包括：延迟锁定环即DLL，所述延迟锁定环被配置为通过将源时钟信号延迟用于获得锁定的第一延迟时间而生成DLL时钟信号，其中，所述延迟锁定环的更新周期响应于锁定完成之后的更新周期控制信号而被控制；以及更新周期控制器，所述更新周期控制器被配置为响应于所述源时钟信号和由所述延迟锁定环提供的多个控制信号而基于在所述延迟锁定环的环路中所生成的第二延迟时间来生成所述更新周期控制信号。此外，本发明还涉及一种用于驱动半导体集成电路的方法。
- 非整数频率时钟脉冲产生电路及其方法-201110225393.2
- 周明忠 - 瑞鼎科技股份有限公司
- 2011-08-03 - 2012-12-05 - H03K5/14
- 本发明为一种非整数频率时钟脉冲产生电路，包含一第一数字延迟线模块、一第二数字延迟线模块、一地址产生器和一选择器，该第一数字延迟线模块设定以接收一除频频率信号，并包含多个第一延迟单元以针对该除频频率信号产生多个相位都不相等的第一延迟信号，该第二数字延迟线模块设定以接收该除频频率信号，并包含多个第二延迟单元以针对该除频频率信号产生多个相位都不相等的第二延迟信号，该地址产生器设定以选择这些第一延迟信号的其中之一作为该第一数字延迟线模块的输出信号，以及选择这些第二延迟信号的其中之一作为该第二数字延迟线模块的输出信号。
- 用于控制脉冲输出的设备和方法-201110457646.9
- 刘耀红;唐传祥;闫忻水;贾玮;高建军;刘晋升;印炜;刘西颖;史浩 - 同方威视技术股份有限公司;清华大学
- 2011-12-31 - 2012-07-04 - H03K5/14
- 本发明提供了一种脉冲调制电源，包括：在放电时串联的多个放电模块；与所述多个放电模块对应的多个触发器，其中每个触发器为对应的放电模块提供触发信号，以导通该对应的放电模块；控制逻辑模块，用于控制触发信号，以便依次延时导通所述多个放电模块；输出端，用于输出电压。
- 全频率宽度的多重相位延迟锁定回路锁定频率的方法-201010565396.6
- 王智彬;黄盈杰 - 钰创科技股份有限公司
- 2007-11-01 - 2011-05-11 - H03K5/14
- 本发明提供了一种全频率宽度操作范围的多重相位延迟锁定方法，其利用一三边际相位检测器接收参考频率讯号，处理后连接电压控制延迟线。三边际相位检测器接收延迟频率讯号的其中两个延迟频率讯号作为一较小延迟频率讯号与一较大延迟频率讯号，再根据参考频率讯号分别与较小延迟频率讯号与较大延迟频率讯号比较出领先(lead)或是落后(lag)的相位差值，最后产生与相位差值同宽度的一Up脉冲讯号或是一Dn脉冲讯号，作为调整各个延迟单位的延迟时间。锁定后可使多重相位讯号平均落在一频率周期之内，并同时可避免模糊多重锁定问题。
- 宽频带主动式延迟线电路及其相关方法-200910262167.4
- 林嘉亮;江欣哲 - 瑞昱半导体股份有限公司
- 2009-12-25 - 2010-10-13 - H03K5/14
- 本发明涉及宽频带主动式延迟线电路及其相关方法。该延迟电路，包括有：多个延迟单元以串联方式相耦接，其中，每一延迟单元包括有一回授回路以及一前馈路径来扩大该延迟电路的操作频率范围。
- 不受温度影响且具有固定延迟时间的延迟电路-200810095478.1
- 周敏忠 - 晶豪科技股份有限公司
- 2008-04-24 - 2009-10-28 - H03K5/14
- 本发明揭示一种不受温度影响且具有固定延迟时间的延迟电路，其主要由一具有一电阻元件的反相接收器、一电容器、一第一晶体管、一第二晶体管、一输出反相器以及一第三晶体管所组成。该反相接收器的输入端接收一输入信号，且其输出端与该电阻元件耦接，该电容器与该反相接收器以及该电阻元件的输出端耦接，该第一晶体管在高温时具有较低的导通电压，该第二晶体管在该第一晶体管的一端产生一轨对轨信号，该输出反相器的输入端点与该第一晶体管耦接，且其输出端输出该延迟电路的输出信号，该第三晶体管用于增强对该输出信号下拉的能力。
- 延迟单元、环形振荡器及PLL电路-200910106359.6
- 肖靖帆;李定 - 华为技术有限公司
- 2009-03-27 - 2009-10-14 - H03K5/14
- 一种用于半导体器件的延迟单元、环形振荡器，包括第一延迟分支和第二延迟分支，第一延迟分支具有用于接收差分信号的同相输入端和用于输出差分信号的同相输出端；第二延迟分支具有用于接收差分信号的反相输入端和用于输出差分信号的反相输出端，所述第一延迟分支和第二延迟分支分别至少包括一个反相器和与所述反相器电性连接的一个晶体管，所述晶体管接收控制信号，通过控制信号控制晶体管改变晶体管相连接的反相器的工作电压。使得延迟单元的负载电阻随控制电压改变，达到改变延迟单元电路的翻转延时，同时形成延迟单元对称的结构，保障了半导体器件或相关电路的相噪性能。
- 采样电路与采样方法-200710162154.0
- 陈逸琳;郭东政;黄怡智 - 瑞昱半导体股份有限公司
- 2007-12-21 - 2009-06-24 - H03K5/14
- 一种采样电路，用来采样一输入数据以得到一输出数据，该采样电路包括一延迟控制单元、一第一采样单元、一第二采样单元以及一处理单元。该延迟控制单元将一采样信号延迟一第一延迟量以产生一第一延迟信号以及延迟一第二延迟量以产生一第二延迟信号；该第一采样单元依据该第一延迟信号来采样一输入数据以得到一第一采样值，该第一采样单元用来产生该输出数据；该第二采样单元依据该第二延迟信号来采样该输入数据以得到一第二采样值；以及该处理单元根据该第一、第二采样值控制该延迟控制单元至少调整该第一延迟量以校正该第一延迟信号。
- 延时器-200810159233.0
- 汪健;吕江平;李秋利;张瑾;王丽丽;陈亚宁;谢斌 - 华东光电集成器件研究所
- 2008-11-21 - 2009-04-29 - H03K5/14
- 延时器，涉及一种集成电路元器件，包括一个由延迟单元串联构成的压控延迟线，以及一个用于控制压控延迟线电压的延迟锁相环电路。其中，压控延迟线是产生信号延迟的主要部件，通过延迟锁相环电路控制逻辑门电源电压，达到精确控制逻辑门的延时时间的目的。本发明具有体积小，延迟时间范围宽、功耗低、全温稳定性高、受电压影响小、精度高等特性，可广泛应用于通信设备、医疗电子、自动测试设备、PC外围器件等领域。
- 专利分类
