[实用新型]双路数字模拟转换电路无效
| 申请号： | 201120171998.3 | 申请日： | 2011-05-26 |
| 公开（公告）号： | CN202077014U | 公开（公告）日： | 2011-12-14 |
| 发明（设计）人： | 王忠林;杜玉杰;王树斌 | 申请（专利权）人： | 滨州学院 |
| 主分类号： | H03M1/72 | 分类号： | H03M1/72 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 256603 *** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及一种DA转换电路，特别涉及一种双路DA转换电路。本实用新型提出一种同时实现两路数字模拟转换的技术方案。其特征在于：电路各部分的连接：集成电路U2的28脚与集成电路U4的16脚同时输入时钟1，集成电路U4的13脚与集成电路U6的28脚同时输入时钟2，集成电路U1的11-18脚分别串联电阻后连接集成电路U2的8-1脚，集成电路U2的22脚串联电阻R15后与集成运放电路U3的3脚连接，集成电路U2的22脚另一路串联电阻R12后接模拟地，集成电路U5的11-18脚分别串联电阻后连接集成电路U6的10-3脚，集成电路U6的22脚串联电阻R46后与集成运放电路U7的3脚连接，集成电路U6的22脚另一路串联电阻R43后接模拟地，U4的11-12脚分别串联电阻后与U6的2-1脚连接。 | ||
| 搜索关键词： | 路数 字模 转换 电路 | ||
【主权项】：
一种双路数字模拟转换电路，其特征在于：电路各部分的连接：集成电路U2的28脚与集成电路U4的16脚同时输入时钟1，集成电路U4的13脚与集成电路U6的28脚同时输入时钟2，集成电路U1的11‑18脚分别串联电阻后连接集成电路U2的8‑1脚，集成电路U2的22脚串联电阻R15后与集成运放电路U3的3脚连接，集成电路U2的22脚另一路串联电阻R12后接模拟地，集成电路U5的11‑18脚分别串联电阻后连接集成电路U6的10‑3脚，集成电路U6的22脚串联电阻R46后与集成运放电路U7的3脚连接，集成电路U6的22脚另一路串联电阻R43后接模拟地，U4的11‑12脚分别串联电阻后与U6的2‑1脚连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于滨州学院，未经滨州学院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201120171998.3/，转载请声明来源钻瓜专利网。
- 上一篇：弹簧文件夹
- 下一篇：光伏瓦的层压工艺方法
- 同类专利
- 串型DAC充电升压系统和方法-201310565968.4
- D·A·登普西 - 亚德诺半导体集团
- 2013-11-14 - 2017-10-27 - H03M1/72
- 本发明的实施方案可提供具有充电升压的串型DAC。该串型DAC可包括多个串（如MSB DAC和LSB DAC）用于将数字字转换成相应的模拟电压。该串型DAC也可包括用以在代码转变（如MSB代码转变）期间将充电耦合进该DAC或从该DAC耦合出的充电升压系统。该串型DAC可用先断后通连接技术进行操作，其中在进行新的连接之前，所有相关连接实质上是开路的。因此，该充电升压可在代码转变之间使该串型DAC中的阻抗元件的稳定时间缩短并且可实质上减少（或消除）毛刺。
- 带两级分段共享运算放大器的乘法型数模转换器-201110245380.1
- 苏晨;肖坤光;尹湘坤;雷朗成;郭艾;刘凡 - 中国电子科技集团公司第二十四研究所
- 2011-08-25 - 2011-12-21 - H03M1/72
- 本发明涉及一种带两级分段共享运算放大器的乘法型数模转换器，它含有一个4位乘法型数模转换单元和一个1.5位乘法型数模转换单元。本发明电路在两级运算放大器之间增加一对开关，将运算放大器的两级进行有效分离，采用两个电容，就起到采样、放大、补偿三种作用，将共享运算放大器的适用范围从相邻流水线前后级同位扩展到前级高位、后级低位，1.5位乘法型数模转换单元的电容使用量降低50%～66%，乘法型数模转换器的功耗减少30%以上。本发明电路具有结构新颖、功耗低、集成度高的特点，适用于高速高精度、低功耗、多通道流水线A/D转换器领域。
- 双路数字模拟转换电路-201120171998.3
- 王忠林;杜玉杰;王树斌 - 滨州学院
- 2011-05-26 - 2011-12-14 - H03M1/72
- 本实用新型涉及一种DA转换电路，特别涉及一种双路DA转换电路。本实用新型提出一种同时实现两路数字模拟转换的技术方案。其特征在于：电路各部分的连接：集成电路U2的28脚与集成电路U4的16脚同时输入时钟1，集成电路U4的13脚与集成电路U6的28脚同时输入时钟2，集成电路U1的11-18脚分别串联电阻后连接集成电路U2的8-1脚，集成电路U2的22脚串联电阻R15后与集成运放电路U3的3脚连接，集成电路U2的22脚另一路串联电阻R12后接模拟地，集成电路U5的11-18脚分别串联电阻后连接集成电路U6的10-3脚，集成电路U6的22脚串联电阻R46后与集成运放电路U7的3脚连接，集成电路U6的22脚另一路串联电阻R43后接模拟地，U4的11-12脚分别串联电阻后与U6的2-1脚连接。
- 电荷畴流水线化电荷重新分配模数转换器-200880007242.6
- M·P·安东尼 - 肯耐特股份有限公司
- 2008-03-05 - 2010-01-13 - H03M1/72
- 提供了一种至少两级的电荷畴流水线。各级包括：电荷存储节点；电荷转移电路，用于将电荷从电荷存储节点传送出所述级；电荷控制电容器，其连接至所述电荷存储节点且由周期性的时钟电压驱动；比较器，其将所述电荷存储节点的电压与基准电压比较；以及数字锁存电路，其在第二周期性的时钟电压的控制下锁存所述比较器输出的状态，并提供来自所述级的锁存的数字输出。流水线的第二级还包括第一电荷重新分配电容器，其连接至第二级的电荷存储节点，且由响应于来自第一级的锁存数字输出的有条件电压驱动。来自所述流水线的各级的电荷输出与对所述级的电荷输入基本相似。
- 专利分类
