[发明专利]存储控制装置有效
| 申请号： | 201210441123.X | 申请日： | 2012-11-01 |
| 公开（公告）号： | CN103197985B | 公开（公告）日： | 2018-07-13 |
| 发明（设计）人： | 藤波靖;筒井敬一;中西健一;足立直大;大久保英明;山本真纪子 | 申请（专利权）人： | 索尼公司 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10;G06F12/06 |
| 代理公司： | 北京信慧永光知识产权代理有限责任公司 11290 | 代理人： | 陈桂香;褚海英 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明了公开了一种存储控制装置。在此所公开的技术的实施例旨在灵活地设置将纠错码附加到存储在存储器中的一组数据序列的规则。存储控制装置具有纠错码附加规则保持块和纠错部。纠错码附加规则保持块通过将把纠错码附加到存储在存储器中的一组数据序列的规则与该组数据序列的每一个地址的数据相关联来保持所述规则。如果发生对存储器的访问，纠错部就根据与发生访问的地址有关的附加规则来对存储在存储器中的一组数据序列执行纠错。 | ||
| 搜索关键词： | 纠错码附加 存储器 组数据 存储控制装置 存储 纠错部 序列执行 纠错 访问 关联 灵活 | ||
【主权项】：
1.一种存储控制装置，包括：纠错码附加规则保持块，其配置为通过将把纠错码附加到存储在存储器中的一组数据序列的附加规则针对所述一组数据序列的每一个地址与所述一组数据序列相关联来保持所述附加规则；和纠错部，其配置为如果发生对所述存储器的访问，则根据与发生所述访问的访问地址有关的所述附加规则来对存储在所述存储器中的所述一组数据序列执行纠错，其中，如果与所述访问地址有关的附加规则被发现定义为所述纠错码从构成所述一组数据序列的多个部分数据序列的每一个独立生成，则所述纠错部仅对所述多个部分数据序列中与所述访问有关的部分数据序列执行纠错。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于索尼公司，未经索尼公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210441123.X/，转载请声明来源钻瓜专利网。
