[发明专利]一种基于可逆逻辑的16位超前进位加法器在审
| 申请号： | 201310157476.1 | 申请日： | 2013-04-28 |
| 公开（公告）号： | CN103235710A | 公开（公告）日： | 2013-08-07 |
| 发明（设计）人： | 庞宇;王骏超;林金朝;李章勇;李国权;周前能;王绍全;闫亚锋;钱骏洲;蔡骁 | 申请（专利权）人： | 重庆邮电大学 |
| 主分类号： | G06F7/506 | 分类号： | G06F7/506;G06F7/507 |
| 代理公司： | 重庆华科专利事务所 50123 | 代理人： | 康海燕 |
| 地址： | 400065 *** | 国省代码： | 重庆;85 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种可逆逻辑超前进位加法器，涉及微电子技术领域。本发明由四级4位可逆超前进位加法器级联构成，每一级4位可逆超前进位加法器分别计算本级的4位本位运算结果以及相对应的进位输出将第一进位输出、第二进位输出、第三进位输出分别输入下一级4位可逆超前进位加法器相应的进位输入端作为其进位输入，第四进位输出进位输出作为16位可逆超前进位加法器的进位输出。本发明使用可逆逻辑的设计方法，来实现16位的超前进位加法器。能够大幅度减少电路延时。同时，遵循可逆逻辑理论的电路设计能够减少能量损耗甚至完全杜绝电路损耗。 | ||
| 搜索关键词： | 一种 基于 可逆 逻辑 16 超前 进位 加法器 | ||
【主权项】：
一种基于可逆逻辑的16位超前进位加法器，其特征在于：该16位超前进位加法器由四级4位可逆超前进位加法器级联构成，其量子代价为552，每一级4位可逆超前进位加法器分别计算本级的4位本位运算结果以及相对应的进位输出C4、C8、C12、C16，将第一进位输出C4、第二进位输出C8、第三进位输出C12分别输入下一级4位可逆超前进位加法器相应的进位输入端作为其进位输入，第四进位输出C16作为16位可逆超前进位加法器的进位输出，四个4位可逆超前进位加法器的计算同步。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于重庆邮电大学，未经重庆邮电大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310157476.1/，转载请声明来源钻瓜专利网。
- 上一篇：具有多态指令集体系结构的处理器
- 下一篇：在设备翻转时转移显示的系统和方法
- 同类专利
- 一种基于条件进位选择原理的16位加法器-201510788530.1
- 李彦平;唐建;黄菊;蒲永材;李泽银;赵发银;周月阳;江楚玲 - 绵阳市维博电子有限责任公司
- 2015-11-17 - 2016-04-06 - G06F7/506
- 本申请提供了一种基于条件进位选择原理的16位加法器，该加法器的进位部分采用条件进位选择原理实现，分别计算进位输入为0和1这两种情况下“和”，并且最终由多路选通器选择，从而进一步提高了加法器速度，使得加法器的性能能够满足高性能的DSP处理器的灵活性和高性能，且具有较小的功耗。
- 一种基于可逆逻辑的16位超前进位加法器-201310157476.1
- 庞宇;王骏超;林金朝;李章勇;李国权;周前能;王绍全;闫亚锋;钱骏洲;蔡骁 - 重庆邮电大学
- 2013-04-28 - 2013-08-07 - G06F7/506
- 本发明公开一种可逆逻辑超前进位加法器，涉及微电子技术领域。本发明由四级4位可逆超前进位加法器级联构成，每一级4位可逆超前进位加法器分别计算本级的4位本位运算结果以及相对应的进位输出将第一进位输出、第二进位输出、第三进位输出分别输入下一级4位可逆超前进位加法器相应的进位输入端作为其进位输入，第四进位输出进位输出作为16位可逆超前进位加法器的进位输出。本发明使用可逆逻辑的设计方法，来实现16位的超前进位加法器。能够大幅度减少电路延时。同时，遵循可逆逻辑理论的电路设计能够减少能量损耗甚至完全杜绝电路损耗。
- 一种基于可逆逻辑的16比特进位选择加法器-201210517924.X
- 庞宇;王骏超 - 重庆邮电大学
- 2012-12-06 - 2013-02-20 - G06F7/506
- 本发明公开一种可逆逻辑进位选择加法器，涉及微电子技术领域。与传统的逐位加法器不同，本发明使用可逆逻辑的设计方法，来实现16比特的进位选择加法器。进位选择加法器是对传统逐位加法器的优化，能够大幅度减少电路延时。同时，可逆逻辑能够在保证器件运算功能的前提条件下减少能量损耗。本发明对全加器进行可逆逻辑设计，使其在保证器件逻辑计算功能正确的条件下，大幅度减小器件的功耗。
- 专利分类
