[发明专利]基于pn异质结构的忆阻器及其制备方法有效
申请号: | 201410066313.7 | 申请日: | 2014-02-26 |
公开(公告)号: | CN104051545B | 公开(公告)日: | 2017-02-15 |
发明(设计)人: | 徐海阳;张磊;王中强;于浩;刘益春 | 申请(专利权)人: | 东北师范大学 |
主分类号: | H01L29/8605 | 分类号: | H01L29/8605;H01L21/329 |
代理公司: | 长春市东师专利事务所22202 | 代理人: | 刘延军,李荣武 |
地址: | 130024 吉*** | 国省代码: | 吉林;22 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明属于信息存储技术领域,具体涉及一种pn异质结构的忆阻器及其制备方法,包括上电极和下电极,在上、下电极之间插入p型氧化物(如CuAlO2,NiO)和n型氧化物(如ZnO,TiO2)构成的pn异质结构。在下电极连续施加正偏压,耗尽层中的氧离子会逐渐从n型区向p型区一侧迁移;导致p型区一侧阳离子空位浓度和n型区一侧氧空位浓度同时增加,使pn结的耗尽层宽度逐渐的减小,从而使器件电阻逐渐的减小,实现忆阻行为。本发明利用pn结物性易于调制的特点,对忆阻性能的调控,增加了忆阻性能调控的灵活性;对材料的选择性较弱,忆阻行为性能稳定,有助于忆阻器件的半定量化研究,为器件设计及进一步发展奠定了基础。 | ||
搜索关键词: | 基于 pn 结构 忆阻器 及其 制备 方法 | ||
【主权项】:
基于pn异质结构的忆阻器的制备方法,其特征是具体步骤如下:200纳米惰性金属Pt衬底经过物理或化学方法清洁处理后,用作下电极,在下电极上,利用磁控溅射方法沉积一层p型CuAlO2薄膜,薄膜厚度为60纳米,具体制备条件为:本底真空:低于5.0×10‑4Pa;溅射气体:高纯氧气O2;生长压强:2Pa;溅射靶:CuAlO2陶瓷;溅射功率:90W;衬底温度:室温,之后,在非晶CuAlO2薄膜上,同样利用磁控溅射方法沉积一层n型ZnO薄膜,薄膜厚度60纳米,具体制备条件为:本底真空:低于5.0×10‑4Pa;溅射气体:高纯氧气O2;生长压强:2Pa;溅射靶:ZnO陶瓷;溅射功率:120W;衬底温度:室温,最后,利用热蒸发方法蒸镀厚度为150纳米的Pt薄膜作为上电极,其形状为直径400um的圆形阵列,其热蒸发真空度为3.0×10‑4Pa。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东北师范大学,未经东北师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410066313.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 场效应晶体管、显示元件、图像显示装置及其制作方法-201711039054.9
- 戴明志 - 中国科学院宁波材料技术与工程研究所
- 2017-10-30 - 2019-05-07 - H01L29/8605
- 本发明涉及一种场效应晶体管,该场效应晶体管省去栅极,包括源极和漏极,上述源极和上述漏极之间形成沟道,上述漏极的电压用于控制沟道的开通与断开。省去了栅极,简化了场效应管的结构,降低了制作场效应管的加工难度,提高场效应管生产效率,同时还减小了场效应管的体积,便于使用。
- 半导体电阻-201410822102.1
- 潘光燃;王焜;文燕;石金成;高振杰 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2014-12-25 - 2019-04-16 - H01L29/8605
- 本发明公开了一种半导体电阻,包括:N型衬底;P型栅极,形成于所述N型衬底之上;形成于所述P型栅极两侧且位于所述N型衬底中的P型源极和P型漏极;N型掺杂区,形成于所述N型衬底内且靠近所述P型源极;金属连接线,连接于所述N型掺杂区、所述P型源极和所述P型栅极,所述N型掺杂区、所述P型源极和所述P型栅极构成所述半导体电阻的一端,所述P型漏极构成所述半导体电阻的另一端。本发明的半导体电阻,无需设置另外的功能模块给栅极施加电压以使半导体电阻起到等效电阻的作用,并且无需在源极和漏极之间另外构造P型导电沟道,简化了半导体电阻的结构及制造工艺,节约了成本。
- 高压电阻-201510020955.8
- 潘光燃;王焜;文燕;石金成;高振杰 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2015-01-15 - 2018-09-14 - H01L29/8605
- 本发明提供一种高压电阻,包括:N型衬底、位于所述N型衬底表层内且分离设置的N型掺杂区、第一P型掺杂区、第二P型掺杂区和第三P型掺杂区;位于所述N型衬底表面上的第一厚氧化层、第二厚氧化层、第三厚氧化层和第四厚氧化层;位于所述第二P型掺杂区和所述第三P型掺杂区之间,且位于所述N型衬底表层内的第四P型掺杂区,位于各厚氧化层之间,且覆盖衬底表面的薄氧化层;P型多晶硅,所述P型多晶硅覆盖位于所述第一P型掺杂区和所述第二P型掺杂区之间区域上方的薄氧化层的表面,并延伸覆盖所述第三厚氧化层的部分表面。本发明提供的高压电阻不易受栅端信号影响,能够调节单个电阻的阻值。
- 一种温度补偿薄膜电阻及其制作方法-201810275443.X
- 刘万鹏;黄添懋 - 成都海威华芯科技有限公司
- 2018-03-29 - 2018-08-17 - H01L29/8605
- 本发明涉及一种温度补偿薄膜电阻,包括衬底、SiNx薄膜、金属引线、氮化钽薄膜和氮化钛薄膜,所述SiNx薄膜设置于衬底上方,所述金属引线、氮化钽薄膜和氮化钛薄膜均设置于SiNx薄膜上方,所述金属引线设置于薄膜SiNx上表面两端位置,所述氮化钽薄膜和氮化钛薄膜设置于SiNx薄膜两端的金属引线之间,所述氮化钽薄膜与氮化钛薄膜相互连接后连接至SiNx薄膜两端的金属引线,以控制氮化钽薄膜电阻温度系数。本发明利用TiN薄膜正电阻温度系数和非常好的化学稳定特性,使得该TaN基温度补偿薄膜电阻的电阻温度系数(TCR)可以控制在非常低的水平,并且具有很好的化学稳定性,可靠性高,与化合物半导体MMIC工艺具有很好的兼容性。
- 集成超高压电阻的集成电路器件及其制作方法-201610389667.4
- 石金成;马万里;高振杰;李杰英;崔永军 - 北大方正集团有限公司;深圳方正微电子有限公司
- 2016-06-02 - 2017-12-12 - H01L29/8605
- 本发明公开了集成超高压电阻的集成电路器件及其制作方法,方法包括在衬底中形成N型阱区和P型阱区,在N型阱区及P型阱区表面部分区域形成场氧化层;在场氧化层上预制作高压电阻的区域形成氮化硅层和覆盖该氮化硅层的氧化硅层;在衬底未被场氧化层覆盖区域形成栅氧化层;在氧化硅层、N型阱区上的栅氧化层及P型阱区上的栅氧化层上分别形成无掺杂多晶硅;对氧化硅层上的无掺杂多晶硅进行掺杂,形成高阻多晶硅,并对栅氧化层上的无掺杂多晶硅进行掺杂,形成低阻多晶硅。上述方法能在集成电路中集成耐受500V以上电压的高压电阻,节省封装成本,提升模块可靠性。
- 薄膜电阻结构-201210072622.6
- 魏铭德;曹博昭;蔡振华;陈建仰;梁家瑞;陈铭聪 - 联华电子股份有限公司
- 2012-03-19 - 2017-10-13 - H01L29/8605
- 本发明公开一种薄膜电阻结构,其包含有一基底,一覆盖于该基底之上平坦的底层间介电层,多个第一接触,位于该底层间介电层之中,且各该第一接触的一顶面切齐该底层间介电层的一顶面,一平坦的顶层间介电层,位于该底层间介电层之上,多个第二接触,位于该顶层间介电层之中,且各该第二接触的一顶面切齐该顶层间介电层的一顶面,以及一薄膜电阻,位于该底层间介电层与该顶层间介电层之间。
- 基于pn异质结构的忆阻器及其制备方法-201410066313.7
- 徐海阳;张磊;王中强;于浩;刘益春 - 东北师范大学
- 2014-02-26 - 2017-02-15 - H01L29/8605
- 本发明属于信息存储技术领域,具体涉及一种pn异质结构的忆阻器及其制备方法,包括上电极和下电极,在上、下电极之间插入p型氧化物(如CuAlO2,NiO)和n型氧化物(如ZnO,TiO2)构成的pn异质结构。在下电极连续施加正偏压,耗尽层中的氧离子会逐渐从n型区向p型区一侧迁移;导致p型区一侧阳离子空位浓度和n型区一侧氧空位浓度同时增加,使pn结的耗尽层宽度逐渐的减小,从而使器件电阻逐渐的减小,实现忆阻行为。本发明利用pn结物性易于调制的特点,对忆阻性能的调控,增加了忆阻性能调控的灵活性;对材料的选择性较弱,忆阻行为性能稳定,有助于忆阻器件的半定量化研究,为器件设计及进一步发展奠定了基础。
- 一种MOS管电阻器-201620575322.3
- 王朝刚 - 深圳市国王科技有限公司
- 2016-06-13 - 2016-11-16 - H01L29/8605
- 本实用新型公开了一种MOS管电阻器,包括第一电阻端子和第二电阻端子,第一电阻端子和第二电阻端子之间设置有第一MOS管、第二MOS管、第三MOS管、第四MOS管和第五MOS管。该MOS管电阻器能根据电流的变化自行调节电阻器的阻值,在正常使用时,第一金属片与第二MOS管的源极紧密接触,第二金属片与第五MOS管的源极紧密接触,第一MOS管、第二MOS管和第三MOS管被接入到电路中,当出现大电流时,由于第一金属片与第二金属片发热产生形变,第一金属片与第二金属片分别与第四MOS管和第五MOS管的源极接触,第四MOS管和第五MOS管被串联接入电阻器中,使得电阻器的阻值增大,以此实现电阻器的阻值变化,防止出现大电流经过时,电阻器直接被烧毁的问题。
- 一种二维纳米片层过渡金属硫化物双向开关器件-201610325077.5
- 张楷亮;方明旭;王芳;冯玉林;唐登轩;李悦 - 天津理工大学
- 2016-05-17 - 2016-08-10 - H01L29/8605
- 一种二维纳米片层过渡金属硫化物双向开关器件,包括衬底、二维纳米片层过渡金属硫化物功能薄膜、左电极和右电极并形成叠层结构,关器件的横向沟道的长度为10nm‑2μm、宽度为10nm‑5μm。本发明的优点是:该开关器件为双向开关器件,与电阻式随机存储器相连形成1S1R结构以解决阻变存储器中的串扰现象;该开关器件为单纯的横向结构,制作简单、成本低廉且易于集成;该开关器件的性能可以通过控制沟道长度与宽度来实现调制;该开关器件具有自限流性质,限流大小至百纳安量级,这对于低功耗开关的研究具有重要意义。
- MOS管电阻器-201220726774.9
- 李鹏;张亮;吴艳辉;陈丽;陈宁;谢雪松 - 上海贝岭股份有限公司
- 2012-12-25 - 2013-06-19 - H01L29/8605
- 本实用新型公开了一种MOS管电阻器,包括第一电阻端子、第二电阻端子、以及位于该第一电阻端子和第二电阻端子之间的单向导通电阻单元,该单向导通电阻单元包括第一PMOS管和第二PMOS管,该第一PMOS管的衬底引出极和该第二PMOS管的衬底引出极保持电位浮空。本实用新型的MOS管电阻器,结构简单,占用面积小,易于芯片集成。
- 半导体装置及其制造方法-201110392276.5
- 王钊 - 无锡中星微电子有限公司
- 2011-12-01 - 2012-05-02 - H01L29/8605
- 本发明揭露了一种半导体装置及其制造方法,该半导体装置包括形成于半导体衬底上方的阱电阻区域,和形成于所述阱电阻区域内的相互保持距离的两个接触区域,在所述阱电阻区域内的相互保持距离的两个接触区域之间的部分表面区域,还形成有与所述阱电阻区域相反导电性的扩散区域。本发明中的半导体装置及其制造方法具有以下优点:一方面,采用反相掺杂的方式改变了阱电阻的横截面积,实现了在阱电阻占有同等宽度和长度的芯片面积下更加大的电阻值;另一方面,采用反相掺杂的方式不需要修改现有工艺流程,与标准工艺兼容。
- 专利分类