[发明专利]半导体器件有效
| 申请号： | 201410301303.7 | 申请日： | 2014-06-27 |
| 公开（公告）号： | CN104253130B | 公开（公告）日： | 2019-05-14 |
| 发明（设计）人： | 金兑炅;薛光洙;白贤喆;林珍洙;曹盛纯 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H01L27/11519 | 分类号： | H01L27/11519;H01L27/11556;H01L27/11578;H01L27/11582;H01L27/11597;H01L27/24;H01L27/06;H01L21/336;H01L29/788;H01L29/792;H01L45/00 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 王新华 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供了一种半导体器件。半导体器件包括在衬底的顶表面上方间隔开的栅极结构。栅极结构包括在与衬底的顶表面平行的第一方向上延伸的水平电极。隔离绝缘层填充栅极结构之间的间隔。多个单元柱贯穿水平电极并连接到衬底。多个单元柱包括最小间隔，该最小间隔由多个单元柱中的任两个之间的最短距离限定。水平电极的厚度大于单元柱的最小间隔。 | ||
| 搜索关键词： | 半导体器件 | ||
【主权项】：
1.一种半导体器件，包括：多个栅极结构，在衬底的顶表面上方间隔开，所述多个栅极结构包括在与所述衬底的所述顶表面平行的第一方向上延伸的水平电极；隔离绝缘材料，设置在所述栅极结构之间；以及多个单元柱，贯穿所述水平电极并连接到所述衬底，其中所述水平电极的垂直厚度大于由所述多个单元柱中的任两个之间的最短水平距离限定的第一间隔。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410301303.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 存储单元及其形成方法-201610079607.2
- 洪波;张帅 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2016-02-03 - 2019-09-27 - H01L27/11519
- 一种存储单元及其形成方法，形成方法包括：提供衬底，衬底内具有阱区；在衬底的阱区表面形成分立的选择栅结构、浮栅结构和伪栅结构；以选择栅结构、浮栅结构和伪栅结构为掩膜，在衬底的阱区内形成第一轻掺杂区、第二轻掺杂区和第三轻掺杂区，第一轻掺杂区和第二轻掺杂区位于选择栅结构两侧，且第二轻掺杂区位于相邻选择栅结构和浮栅结构之间，第三轻掺杂区位于相邻浮栅结构和伪栅结构之间；之后，在选择栅结构、浮栅结构和伪栅结构的侧壁表面以及部分衬底表面形成侧墙；以浮栅结构、伪栅结构和侧墙为掩膜，在第三轻掺杂区内形成源区，第三轻掺杂区包围源区。所形成的存储单元漏电流减少、性能提高。
- 半导体器件及其制造方法-201510368628.1
- 大形公士;川嶋祥之;茶木原启;林伦弘 - 瑞萨电子株式会社
- 2015-06-29 - 2019-08-13 - H01L27/11519
- 本申请涉及半导体器件及其制造方法。公开了一种具有提高的可靠性的半导体器件。在根据一个实施例的半导体器件中，沿X方向延伸的元件隔离区域具有交叉区域，该交叉区域与沿Y方向延伸的存储器栅极电极在平面图中交叉，Y方向与X方向以直角相交。在这种情况下，在交叉区域中，靠近源极区域的一个边沿侧的在Y方向上的宽度大于靠近控制栅极电极的另一边沿侧的在Y方向上的宽度。
- 非易失性存储器件及其制造方法-201811358189.6
- 朴俊泓;任琫淳;朴一汉 - 三星电子株式会社
- 2018-11-15 - 2019-05-24 - H01L27/11519
- 一种非易失性存储器件及其制造方法，该器件包括：第一半导体层，该第一半导体层包括上基板和存储单元阵列，该存储单元阵列包括堆叠在上基板上的多个栅极导电层以及穿过所述多个栅极导电层并在垂直于上基板的顶表面的方向上延伸的多个柱；以及在第一半导体层下面的第二半导体层，第二半导体层包括下基板、在下基板和上基板之间的至少一个接触插塞以及在下基板上并配置为通过所述至少一个接触插塞输出用于所述多个柱的公共源极电压的公共源极线驱动器。
- 半导体器件-201410301303.7
- 金兑炅;薛光洙;白贤喆;林珍洙;曹盛纯 - 三星电子株式会社
- 2014-06-27 - 2019-05-14 - H01L27/11519
- 本公开提供了一种半导体器件。半导体器件包括在衬底的顶表面上方间隔开的栅极结构。栅极结构包括在与衬底的顶表面平行的第一方向上延伸的水平电极。隔离绝缘层填充栅极结构之间的间隔。多个单元柱贯穿水平电极并连接到衬底。多个单元柱包括最小间隔，该最小间隔由多个单元柱中的任两个之间的最短距离限定。水平电极的厚度大于单元柱的最小间隔。
- 半导体器件-201410831957.0
- 山越英明;冈田大介 - 瑞萨电子株式会社
- 2014-12-26 - 2019-04-09 - H01L27/11519
- 提供一种半导体器件，其具有改善的性能。半导体器件包括闪存的存储单元。各个存储单元都包括具有由浮栅电极的一部分形成的栅电极的用于写入/擦除数据的电容器元件，以及具有由浮栅电极的另一部分形成的栅电极的用于读取数据的MISFET。用于写入/擦除数据的电容器元件包括具有相反导电类型的p型半导体区和n型半导体区。在用于写入/擦除数据的电容器元件中在栅极长度方向上浮栅电极的长度小于在用于读取数据的MISFET中在栅极长度方向上浮栅电极的长度。
- 分栅式快闪存储器的版图、掩膜版及制造方法-201610596507.7
- 王卉;曹子贵;陈宏;徐涛 - 上海华虹宏力半导体制造有限公司
- 2016-07-27 - 2019-01-18 - H01L27/11519
- 本发明提供一种分栅式快闪存储器的版图、掩膜版及制造方法，本发明的技术方案将现有技术中的两层浮栅版图层合并为一层，将对应于字线带区域的浮栅版图的尺寸增大，获得了相应的版图设计、浮栅掩膜版和字线接触孔掩膜版，从而使得在本发明的分栅式快闪存储器制造方法中，能够通过一步光刻工艺下定义出浮栅区域，并降低了相应区域的浮栅介质层的刻蚀开口深宽比，并避免由于刻蚀开口深宽比过高而导致的聚合物残留过多的问题，同时大大简化了工艺步骤，降低了制造成本。
- 三维存储器形成方法-201711191674.4
- 张若芳;刘藩东;何佳;魏毅;朱喜峰;王鹏;夏志良;霍宗亮 - 长江存储科技有限责任公司
- 2017-11-24 - 2019-01-01 - H01L27/11519
- 本发明公开了一种三维存储器形成方法，属于半导体技术领域。所述方法包括：提供衬底，在衬底上形成叠层结构和切割线；在叠层结构和切割线上形成第一硬掩膜层；在第一硬掩膜层上形成光阻层；以光阻层为掩膜刻蚀第一硬掩膜层和叠层结构形成第一凹槽，刻蚀第一硬掩膜层和切割线形成第二凹槽；在第一凹槽和第二凹槽中沉积预设厚度的氧化物形成对应的顶层选择栅结构和后栅自对准结构；在后栅自对准结构上自对准形成第二硬掩膜层后，形成沟道孔。本发明中，将顶层选择栅结构和后栅自对准结构的制作同时进行，不仅简化了操作步骤、缩短了三维存储器的生产周期、节约了生产成本，而且降低了因光刻不妥而造成结构损坏的风险，并提高了光刻设备的利用率。
- 一种3D NAND存储器件及其制造方法-201710135329.2
- 吕震宇;施文广;吴关平;万先进;陈保友 - 长江存储科技有限责任公司
- 2017-03-08 - 2018-11-30 - H01L27/11519
- 本发明提供了一种3D NAND存储器件，包括：基底；基底上的第一存储区，第一存储区包括字线堆叠层以及字线堆叠层中的沟道孔，字线堆叠层的侧壁为阶梯结构；在阶梯结构中具有子阶梯区域，子阶梯区域为氧化物层和氮化物层的叠层，子阶梯区域沿字线方向延伸至阶梯结构的边缘，在子阶梯区域与阶梯结构相接的侧壁上设置有绝缘层；在子阶梯区域中设置有贯通接触孔；子阶梯区域之外的阶梯结构中的栅线缝隙。这种结构的贯通接触孔便于实现存储器件同CMOS芯片的连接，且易于同现有的工艺集成，特别是当堆叠层的厚度不断增加后，无需刻蚀金属堆叠来形成贯通接触孔，利于工艺的实现和集成度的不断提高。
- 非易失性存储器件及其制造方法-201310625718.5
- 朴圣根 - 爱思开海力士有限公司
- 2013-11-28 - 2018-08-14 - H01L27/11519
- 一种非易失性存储器件可以包括形成在衬底之上的控制插塞。浮栅可以形成在衬底之上，浮栅包围控制插塞且通过间隙与控制插塞间隔开。第一电荷阻挡层可以形成在上述浮栅的侧壁上以填充上述间隙。
- 半导体存储器件及其制造方法-201310142777.7
- 金兑京;权贤律 - 爱思开海力士有限公司
- 2013-04-23 - 2018-06-26 - H01L27/11519
- 本发明公开了一种半导体存储器件，所述半导体存储器件包括：多个辅助图案，所述多个辅助图案形成在半导体衬底之上；多个栅极线图案，所述多个栅极线图案彼此平行地布置在所述多个辅助图案之间的半导体衬底之上；以及气隙，所述气隙形成在所述多个栅极线图案之间、以及所述多个栅极线图案中的每个栅极线图案与所述多个辅助图案中的每个辅助图案之间。
- 用于先进纳米闪速存储器装置的高速感测技术-201480005640.X
- H.V.特兰;A.利;T.伍;H.Q.阮;V.蒂瓦里 - 硅存储技术公司
- 2014-01-14 - 2018-03-06 - H01L27/11519
- 本发明公开了用于先进纳米闪速存储器装置的改进的感测电路和改进的位线布局。
- 非易失性存储器装置和垂直NAND存储器装置-201410301392.5
- 薛光洙;金锡必;朴允童 - 三星电子株式会社
- 2010-02-09 - 2017-08-08 - H01L27/11519
- 本发明提供了一种包括垂直NAND沟道的非易失性存储器装置和一种垂直NAND存储装置，所述非易失性存储器装置可包括多个直接相邻的偏移的垂直NAND沟道，电结合到所述非易失性存储器装置的单一的选择栅极线，其中，所述多个直接相邻的偏移的垂直NAND沟道在所述非易失性存储器装置中限定的位线方向上相互偏移，其中，所述多个直接相邻的偏移的垂直NAND沟道包括第一沟道以及在垂直于位线方向的方向上与第一沟道偏移的第二沟道，其中，位线方向垂直于所述单一的选择栅极线的方向。
- 存储器件及其形成方法-201410323141.7
- 吴常明;吴伟成;刘世昌;蔡嘉雄;庄学理 - 台湾积体电路制造股份有限公司
- 2014-07-08 - 2017-07-14 - H01L27/11519
- 本发明提供了一种器件，包括控制栅极结构、存储器栅极结构、第一间隔件、第二间隔件、第一漏极/源极区以及第二漏极/源极区，其中，控制栅极结构位于衬底上方；存储器栅极结构位于衬底上方，其中，电荷存储层形成在控制栅极结构和存储器栅极结构之间；第一间隔件沿着存储器栅极结构的侧壁；第二间隔件位于存储器栅极结构的顶面上方；第一漏极/源极区在衬底中形成并且邻近存储器栅极结构；以及第二漏极/源极区在衬底中形成并且邻近控制栅极结构。本发明涉及一种存储器件及其形成方法。
- 非易失性存储器结构-201410198085.9
- 陈志欣;陈纬仁;赖宗沐 - 力旺电子股份有限公司
- 2014-05-10 - 2017-03-01 - H01L27/11519
- 本发明公开了一种非易失性存储器结构，包括有一基底，其中有第一、第二以及第三有源区域沿着第一方向排成一列并通过绝缘区域互相隔开，所述绝缘区域包括第一中介绝缘区，其介于第一与第二有源区域间，第二中介绝缘区，其介于第二与第三有源区域间；第一选择晶体管，其位于第一有源区域上；浮动栅极晶体管，其位于第二有源区域上并与第一选择晶体管耦接，且包括一浮动栅极，其完全与第二有源区域重叠而与第一、第二中介绝缘区部分重叠；以及第二选择晶体管，其位于第三有源区域上并与浮动栅极晶体管耦接，其中第二选择晶体管具有一字线沿着所述第二方向延伸。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
