[发明专利]具有负阻特性的装置结构有效
| 申请号： | 201610069313.1 | 申请日： | 2016-02-01 |
| 公开（公告）号： | CN105845744B | 公开（公告）日： | 2019-03-22 |
| 发明（设计）人： | F·陈;C·D·格拉斯;T·L·卡内;M·A·欣奥斯克伊 | 申请（专利权）人： | 格罗方德半导体公司 |
| 主分类号： | H01L29/94 | 分类号： | H01L29/94 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 英属开曼群*** | 国省代码： | 开曼群岛;KY |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供呈现具有负阻特性的装置结构以及此类装置结构的制造方法。施加信号于金属‑绝缘体‑半导体电容器的金属层，以使该金属‑绝缘体‑半导体电容器的绝缘体层在一位置击穿。在该绝缘体层的该位置处的该击穿使该金属‑绝缘体‑半导体电容器呈现负阻。该金属层可由多晶金属组成。该多晶金属的晶粒可穿过该绝缘体层并进入位于该击穿的该位置处的衬底的部分中。 | ||
| 搜索关键词： | 具有 特性 装置 结构 | ||
【主权项】：
1.一种装置结构，通过使用由半导体组成的衬底形成，该装置结构包括：由多晶金属组成的第一层，该多晶金属包括多个晶粒；由电性绝缘体组成的第二层，该第二层位于该第一层与该衬底的部分之间，其中，该多个晶粒的至少一个穿过该第二层并进入该衬底的该部分中；以及位于该第一层与该第二层之间的第三层，该第三层由钽、氮化钽、钛、氮化钛或其组合组成，其中，该多个晶粒的该至少一个也穿过该第三层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司，未经格罗方德半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610069313.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种连动折叠式婴儿车
- 下一篇：一种商场购物车
- 同类专利
- 半导体结构及其形成方法-201510464307.1
- 周飞 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2015-07-30 - 2019-11-01 - H01L29/94
- 一种半导体结构及其形成方法，其中，半导体结构包括：衬底，所述衬底包括第一区域、第二区域和第三区域，所述第一区域和第三区域的衬底内具有第一类型阱区，所述第二区域的衬底内具有第二类型阱区，所述第一区域、第二区域和第三区域的衬底表面分别具有栅极结构；分别位于所述第一区域的栅极结构两侧的衬底内的第一应力层，所述第一应力层内掺杂有第二类型离子；分别位于所述第二区域的栅极结构两侧的衬底内的第二应力层，所述第二应力层内掺杂有第一类型离子；分别位于所述第三区域的栅极结构两侧的衬底内的容变掺杂区。所述半导体结构性能改善。
- SiC MOS电容器件制备方法-201910183875.2
- 王世海;许恒宇;万彩萍;金智 - 中国科学院微电子研究所
- 2019-03-12 - 2019-06-28 - H01L29/94
- 本发明提供一种SiC MOS电容器件制备方法，从衬底材料的角度出发研究电学性能的变化来改善SiC MOS器件的性能，具体地通过对SiC外延晶片采用背面减薄工艺来改变SiC外延晶片的应力，不仅能够实现低温工艺以及避免常规等离子体刻蚀给SiC表面带来的损伤以保持SiC MOS电容器件的稳定性，而且能够有效地减小SiC/SiO2界面态密度以改善器件的迁移率特性。
- 利用背面硅化形成双面接触电容器-201780049975.5
- S·格科特佩里;P·V·科勒夫;M·A·斯图贝;R·哈蒙德;古仕群;S·费恩利 - 高通股份有限公司
- 2017-07-14 - 2019-04-26 - H01L29/94
- 一种集成电路结构可以包括电容器，该电容器具有作为第一板的半导体层和作为第二板的栅极层。电容器电介质层可以分离第一板和第二板。背面金属化部可以耦合到电容器的第一板。正面金属化部可以耦合到电容器的第二板。正面金属化部可以布置在距背面金属化部的远端。
- 具有负阻特性的装置结构-201610069313.1
- F·陈;C·D·格拉斯;T·L·卡内;M·A·欣奥斯克伊 - 格罗方德半导体公司
- 2016-02-01 - 2019-03-22 - H01L29/94
- 本发明提供呈现具有负阻特性的装置结构以及此类装置结构的制造方法。施加信号于金属‑绝缘体‑半导体电容器的金属层，以使该金属‑绝缘体‑半导体电容器的绝缘体层在一位置击穿。在该绝缘体层的该位置处的该击穿使该金属‑绝缘体‑半导体电容器呈现负阻。该金属层可由多晶金属组成。该多晶金属的晶粒可穿过该绝缘体层并进入位于该击穿的该位置处的衬底的部分中。
- 低米勒电容制造方法-201810882951.4
- 吴多武;许正一;马清杰 - 南京方旭智芯微电子科技有限公司
- 2018-08-06 - 2018-12-18 - H01L29/94
- 本申请实施例提供了一种低米勒电容制造方法，在掺杂有第一类型杂质的衬底形成深沟槽；在深沟槽填充掺杂有第二类型杂质的第一半导体材料；在衬底与第一半导体材料相接触的位置形成栅极；在衬底的表面注入第二类型杂质，并使第二类型杂质高温扩散，形成沟道区；在沟道区形成有源区，并在有源区注入第一类型杂质；在有源区和沟道区围成的表面形成隔离层；在隔离层的远离衬底的一侧形成源极；在衬底的远离深沟槽的一侧形成漏极，从而形成低米勒电容。本申请实施例通过在深沟槽填充掺杂有第二类型杂质的第一半导体材料的方式来形成P型结，与现有的通过离子注入并高温扩散的方式相比，精度控制较好，用时较多，不易影响沟道一致性。
- 柔性衬底上的InGaAs基MOS电容器及制作方法-201810319831.3
- 刘琛;吕红亮;余维健;张玉明;张义门 - 西安电子科技大学
- 2018-04-11 - 2018-09-14 - H01L29/94
- 本发明公开了一种柔性衬底上的InGaAs基MOS电容器及制作方法，主要为了解决传统Ⅲ‑V材料的器件只能应用于硬质平面环境，无法应用于柔性环境的问题。其自下而上包括衬底(1)、阴极金属电极(2)、半导体功能薄膜层(3)、氧化层(4)和阳极金属电极(5)，其中衬底采用柔性衬底；半导体薄膜层采用由InGaAs、GaAs和InGaAs三层薄膜层构成力学平衡结构功能层。本发明在具有工作频率高的同时，具有良好的延展和弯曲性，可用于包括柔性显示器、柔性电子标签、人工肌肉及生物信号传感器。
- 高K/ZnO/低In组分InGaAs的MOS电容及制备方法-201810293522.3
- 刘琛;吕红亮;杨彤;张玉明;张义门 - 西安电子科技大学
- 2018-04-04 - 2018-09-04 - H01L29/94
- 本发明公开了一种高K/ZnO/低In组分InGaAs的MOS电容及制备方法，主要解决现有同类器件界面态密度高的问题，其自下而上包括：欧姆接触金属(1)、衬底(2)、GaAs缓冲层(3)、InGaAs沟道层(4)、ZnO钝化层(5)、高K氧化层(6)和金属栅电极(7)。其中InGaAs沟道层掺杂浓度为1×1017/cm3，厚度为15‑30nm，ZnO钝化层厚度为1‑5nm，高K氧化层使用Al2O3或ZrO2氧化物，其厚度为5‑10nm。本发明降低了器件的界面态密度，改善了高K/InGaAs界面缺陷，提高了击穿场强，减小了栅极漏电，可用于互补金属氧化物半导体器件的制作。
- MOS电容以及其制造方法-201510043980.8
- 陈喜明;李诚瞻;颜骥;赵艳黎;高云斌;史晶晶;刘国友 - 株洲南车时代电气股份有限公司
- 2015-01-28 - 2018-04-27 - H01L29/94
- 本发明涉及MOS电容以及其制造方法。该方法包括方法包括，步骤一在基板上设置SiC外延层；步骤二在SiC外延层上设置氧隔离层；步骤三在氧隔离层上设置硅层；步骤四将硅层氧化成SiO2层。根据本方法制造的MOS电容，反型沟道载流子迁移较高，MOS电容的性能较好。
- 一种SiCMOS电容及其制造方法-201610841740.7
- 宋庆文;肖莉;王梁永;贾一凡;王志坚;张玉明 - 中兴通讯股份有限公司;西安电子科技大学
- 2016-09-22 - 2018-03-30 - H01L29/94
- 本发明公开了一种高平带电压稳定性低界面态密度SiC MOS电容及其制造方法，涉及微电子技术领域，所述SiC MOS电容包括依次叠合排列的负电极、SiC衬底、SiC外延层、第II主族碱土金属氧化物界面层、SiO2栅介质层和正电极，所述SiC MOS电容通过在SiC外延层和SiO2栅介质层之间叠合碱土金属氧化物界面层，缓和界面应力，减少悬挂键，达到了降低界面态密度和边界陷阱密度，改善了界面特性，提升了平带电容的稳定性的目的，提高了SiC MOS电容的质量并增强了其可靠性。
- 变容管结构-201510100285.0
- 奥利弗·泰森;马蒂厄·佩林;洛尔·罗兰杜罗斯科特 - 恩智浦有限公司
- 2015-03-06 - 2018-02-13 - H01L29/94
- 一种MOS变容管结构，包括具有阱区的半导体主体，以及布置在所述阱区上的多个栅极电极和多个阴极电极，其中所述栅极电极包括细长焊盘，并且多个阴极触点通过阴极连接图案相连，所述阴极连接图案包括多个臂，所述多个臂中的每个臂布置为在相应的栅极电极焊盘的一部分上延伸。
- MOS电容器、半导体制造方法以及MOS电容器电路-201611246207.2
- 刘思麟;洪照俊;彭永州 - 台湾积体电路制造股份有限公司
- 2016-12-29 - 2018-01-09 - H01L29/94
- 本发明实施例公开了一种金属氧化物半导体(MOS)电容器。MOS电容器包括前段制程(FEOL)场效应晶体管(FET)和多个中间段制程(MEOL)导电结构。FEOL FET包括设置在半导体衬底中的源极区和漏极区和位于半导体结构上方的栅极。在栅极的顶面上设置多个MEOL导电结构。MEOL导电结构的至少一个与后端制程(BEOL)金属层电断开。本发明也公开了半导体制造方法和MOS电容器电路。本发明实施例涉及MOS电容器、半导体制造方法以及MOS电容器电路。
- 去耦电容器及其制造方法-201210208922.2
- 陈重辉 - 台湾积体电路制造股份有限公司
- 2012-06-19 - 2017-09-26 - H01L29/94
- 一种器件包括具有第一和第二注入区的半导体衬底以及在第一掺杂类型的第一和第二注入区之上及它们之间的电极。接触结构与所述第一和第二注入区以及电极直接接触。第三注入区具有与所述第一掺杂类型不同的第二掺杂类型。块状接触件提供在所述第三注入区上。本发明还公开了去耦电容器及其制造方法。
- 与MOS管集成的双多晶电容结构及制造方法-201610676009.3
- 崔伟;张霞;朱坤峰;黄东;钱呈;谭开洲;杨永晖;梁柳洪;汪璐 - 中国电子科技集团公司第二十四研究所
- 2016-08-16 - 2017-01-04 - H01L29/94
- 本发明提供一种与MOS管集成的双多晶电容结构及制造方法，该方法首先制作双多晶电容的下极板和介质层，然后在制作MOS管的多晶硅栅的同时制作双多晶电容上极板，由此可以减少MOS管多晶硅栅的侧壁残留，另外，相比于在制作MOS管的多晶硅栅的同时制作双多晶电容下极板，可以提高多晶电容上极板厚度，这样可以避免接触孔过刻蚀时引起的双多晶电容短路，并可以减小接触电阻。
- 具有阻挡介质层的电容器及其形成方法-201510768919.X
- J.哈恩;B.兰德格拉夫 - 英飞凌科技股份有限公司
- 2015-11-12 - 2016-05-18 - H01L29/94
- 本发明涉及具有阻挡介质层的电容器及其形成方法。一种器件包括布置在第一绝缘层中的第一金属特征。第二金属特征布置在第二绝缘层中并且通过布置在第一与第二绝缘层之间的第一蚀刻停止衬垫的部分而与第一金属特征分离。第二金属特征通过第一蚀刻停止衬垫电容耦合到第一金属特征。
- 集成电路-201520951130.3
- S·德努尔梅;P·康德利耶 - 意法半导体有限公司
- 2015-11-25 - 2016-04-06 - H01L29/94
- 本公开涉及一种集成电路。该集成电路包括具有位于埋设绝缘层(30)上方的半导体薄膜(20n,p)的、绝缘体上硅类型的衬底(10)，包括MOS电容器(C)的一次性可编程类型的至少一个存储器单元，所述MOS电容器具有：包括至少部分地硅化(ZSE1)并且由绝缘横向区域(CI1、CI2、CI4和CI5)侧接的栅极区域(G)的第一电极区域(E1)，位于所述栅极区域(G)和所述半导体薄膜(20n和20p)之间的电介质层(OX)，以及包括位于所述绝缘横向区域(CI1、CI2、CI4和CI5)旁边并至少部分地在电介质层(OX)之下延伸的所述半导体薄膜的硅化区域(ZSE2)的第二电极区域(E2)。
- 一种叠加电容及其制作方法-201410444616.8
- 高永亮 - 无锡华润上华半导体有限公司
- 2014-09-02 - 2016-03-30 - H01L29/94
- 本发明提供一种叠加电容及其制作方法，包括以层叠形式相互并联的一个MOS电容、一个PIP电容和至少一个MIM电容，包括：半导体衬底，在半导体衬底内形成有阱区用作MOS电容的下极板，半导体衬底上形成有栅极介电层，在栅极介电层上形成有第一多晶硅层，第一多晶硅层用作MOS电容的上极板；第一多晶硅层也用作所述PIP电容的下极板，形成于所述第一多晶硅层上的PIP电容介质层，在PIP电容介质层的上方形成有第二多晶硅层，用作所述PIP电容的上极板；所述PIP电容和所述MOS电容之上形成有第一层间介电层，在所述第一层间介电层上形成有所述MIM电容。根据本发明的叠加电容，其具有更大的单位电容，可以节约开发成本。
- 微波内匹配功率晶体管匹配电容-201520879476.7
- 潘宏菽;马杰;宋建博;张力江;付兴中;李保第;崔玉兴;付兴昌 - 中国电子科技集团公司第十三研究所
- 2015-11-06 - 2016-03-16 - H01L29/94
- 本实用新型公开了一种微波内匹配功率晶体管匹配电容，涉及电容技术领域。所述电容包括完成了内匹配电容正面工艺的MIM上电容组件，MIM上电容组件包括衬底，所述衬底的上表面设有金属下电极，所述衬底上设有引出通孔，所述衬底的下表面设有金属下电极引出电极，所述金属下电极引出电极的一部分穿过所述引出通孔与所述金属下电极电连接。所述电容具有耐高温，频率性能好，体积小，制作工艺简单，成本低的特点。
- 微波内匹配功率晶体管匹配电容及其制作方法-201510747914.9
- 潘宏菽;马杰;宋建博;张力江;付兴中;李保第;崔玉兴;付兴昌 - 中国电子科技集团公司第十三研究所
- 2015-11-06 - 2016-01-27 - H01L29/94
- 本发明公开了一种微波内匹配功率晶体管匹配电容及其制作方法，涉及电容及其制作方法技术领域。所述电容包括完成了内匹配电容正面工艺的MIM上电容组件，MIM上电容组件包括衬底，所述衬底的上表面设有金属下电极，所述衬底上设有引出通孔，所述衬底的下表面设有金属下电极引出电极，所述金属下电极引出电极的一部分穿过所述引出通孔与所述金属下电极电连接。所述电容具有耐高温，频率性能好，体积小，制作工艺简单，成本低的特点。
- RFLDMOS器件的内匹配电容及制造方法-201310589126.2
- 遇寒;李昊;周正良;蔡莹 - 上海华虹宏力半导体制造有限公司
- 2013-11-20 - 2015-05-27 - H01L29/94
- 本发明公开了一种RFLDMOS器件的内匹配电容，内匹配电容为MIM电容，下极板通过多个硅通孔和背面金属连接、上极板由正面引出,通过背面金属实现MIM电容的下极板和RFLDMOS器件的漏极的匹配连接，通过正面金属实现MIM电容的述上极板和RFLDMOS器件的栅极的匹配连接，使MIM电容和RFLDMOS器件组成内匹配结构。本发明还公开了一种RFLDMOS器件的内匹配电容的制造方法。本发明内匹配电容采用MIM电容实现，能大大降低内匹配电容的寄生串联电阻、提高匹配电容的品质因数、减少射频下的能量损耗，使RFLDMOS器件的封装件能够获得更好的输出输入阻以及获得更好的电源效率。
- 电容及其制造方法-201310571314.2
- 陈曦;周正良;潘嘉 - 上海华虹宏力半导体制造有限公司
- 2013-11-13 - 2015-05-20 - H01L29/94
- 本发明公开了一种电容，下极板由掺杂的硅衬底组成；介质层由底部热氧化层、氮化硅层和顶部热氧化层组成，顶部热氧化层由对氮化硅层的表面进行热氧化形成；上极板由形成于顶部热氧化层表面的掺杂多晶硅组成。本发明还公开了一种电容的制造方法。本发明能提高单位面积电容值并同时保持较高击穿电压，能缩小电容器件面积。
- Al2O3/La2O3/SiO2堆垛栅介质层的SiC MOS电容及制造方法-201510010399.6
- 贾仁需;赵东辉;吕红亮;张玉明 - 西安电子科技大学
- 2015-01-07 - 2015-05-13 - H01L29/94
- 本发明涉及一种Al2O3/La2O3/SiO2堆垛栅介质层的SiC MOS电容及制造方法，包括：SiC衬底为重掺杂的SiC衬底层，SiC衬底层上设有轻掺杂的SiC外延层；堆垛栅介质层包括下层SiO2过渡层、La2O3层和Al2O3覆盖层；SiC外延层上设有下层SiO2过渡层，下层SiO2过渡层上设有La2O3层，La2O3层上设有Al2O3覆盖层；正负电极分别与Al2O3覆盖层的表面和SiC衬底的背面连接。该堆垛栅介质层的SiC MOS电容，降低了界面态密度和边界陷阱密度，增加了MOS沟道迁移率，减小了栅漏电流，并提升了介质层的耐压能力，提高了SiC MOS电容的质量和增强了其可靠性。
- Al2O3/LaScO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法-201510007211.2
- 贾仁需;赵东辉;吕红亮;张玉明 - 西安电子科技大学
- 2015-01-07 - 2015-05-06 - H01L29/94
- 本发明涉及一种Al2O3/LaScO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法，包括：SiC衬底为重掺杂的SiC衬底层，SiC衬底层上设有轻掺杂的SiC外延层；堆垛栅介质层包括下层SiO2过渡层，LaScO3层和Al2O3覆盖层；SiC外延层上设有下层SiO2过渡层，下层SiO2过渡层上设有LaScO3层，LaScO3层上设有Al2O3覆盖层；正负电极分别与Al2O3覆盖层的表面和SiC衬底的背面连接。该堆垛栅介质层的SiC MOS电容，降低了界面态密度和边界陷阱密度，增加了MOS沟道迁移率，减小了栅漏电流，并提升介质层的耐压能力，提高了SiC MOS电容的质量和增强了其可靠性。
- Al2O3/LaLuO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法-201510007212.7
- 贾仁需;赵东辉;吕红亮;张玉明 - 西安电子科技大学
- 2015-01-07 - 2015-05-06 - H01L29/94
- 本发明涉及一种Al2O3/LaLuO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法，包括：SiC衬底为重掺杂的SiC衬底层，S iC衬底层上设有轻掺杂的SiC外延层；栅介质层包括下层SiO2过渡层、LaLuO3层和Al2O3覆盖层；SiC外延层上设有下层SiO2过渡层，下层SiO2过渡层上设有LaLuO3层，LaLuO3层上设有Al2O3覆盖层；正负电极分别与Al2O3覆盖层的表面和SiC衬底的背面连接。该堆垛栅介质层的SiC MOS电容，降低了界面态密度和边界陷阱密度，增加了MOS沟道迁移率，减小了栅漏电流，并提升了介质层的耐压能力，提高了SiC MOS电容的质量和增强了其可靠性。
- Al2O3/LaAlO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法-201510007165.6
- 贾仁需;赵东辉;吕红亮;张玉明 - 西安电子科技大学
- 2015-01-07 - 2015-04-29 - H01L29/94
- 本发明涉及一种Al2O3/LaAlO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法，包括：SiC衬底为重掺杂的SiC衬底层，SiC衬底层上设有轻掺杂的SiC外延层；堆垛栅介质层包括下层SiO2过渡层，LaAlO3层和Al2O3覆盖层；SiC外延层上设有下层SiO2过渡层，下层SiO2过渡层上设有LaAlO3层，LaAlO3层上设有Al2O3覆盖层；正负电极分别与Al2O3覆盖层的表面和SiC衬底的背面连接。该堆垛栅介质层的SiC MOS电容，降低界面态密度和边界陷阱密度，增加MOS沟道迁移率，减小了栅漏电流，并提升了介质层的耐压能力，提高了SiC MOS电容的质量和增强了其可靠性。
- Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容及制造方法-201510010446.7
- 贾仁需;赵东辉;吕红亮;张玉明 - 西安电子科技大学
- 2015-01-07 - 2015-04-22 - H01L29/94
- 本发明涉及一种Al2O3/HfxLa1-xO/SiO2堆垛栅介质层的SiC MOS电容及制造方法，包括：SiC衬底上设有SiC外延层；堆垛栅介质层包括下层SiO2过渡层、HfxLa1-xO层和Al2O3覆盖层；SiC外延层上设有下层SiO2过渡层，下层SiO2过渡层上设有HfxLa1-xO层，HfxLa1-xO层上设有Al2O3覆盖层；正负电极分别与Al2O3覆盖层的表面和SiC衬底的背面连接。该堆垛栅介质层的SiC MOS电容，降低界面态密度和边界陷阱密度，增加MOS沟道迁移率，减小了栅漏电流，并提升了介质层的耐压能力，提高了SiC MOS电容的质量和增强了其可靠性。
- SiC MOS电容及制造方法-201410293087.6
- 贾仁需;闫宏丽;宋庆文;汤晓燕;张玉明 - 西安电子科技大学
- 2014-06-26 - 2014-09-10 - H01L29/94
- 本发明涉及一种SiC MOS电容及制造方法。所述SiC MOS电容包括：SiC衬底、栅介质层和正负电极；所述SiC衬底层上设有SiC外延层；所述栅介质层包括AlN过渡层、LaxAl1-xO介质层和SiO2过渡层；所述SiC外延层上设有所述AlN过渡层，所述AlN过渡层上设有所述LaxAl1-xO层，所述LaxAl1-xO层上设有所述SiO2过渡层；所述正负电极分别从所述SiO2过渡层的表面和所述SiC衬底的背面连接。本发明可以减少悬挂键，降低界面态密度，改善界面特性，减小栅漏电流；改善了器件的耐压能力，提高了器件的可靠性。
- SiC MOS电容及制造方法-201410293414.8
- 贾仁需;闫宏丽;宋庆文;汤晓燕;张玉明 - 西安电子科技大学
- 2014-06-26 - 2014-09-10 - H01L29/94
- 本发明涉及一种SiC MOS电容及制造方法。SiC MOS电容包括：SiC衬底、栅介质层以及正负电极；SiC衬底层上设有SiC外延层；栅介质层包括上层SiO2过渡层、HfxAl1-xON层和下层SiO2过渡层；SiC外延层上设有下层SiO2过渡层，下层SiO2过渡层上设有HfxAl1-xON层，HfxAl1-xON层上设有上层SiO2过渡层；正负电极分别与上层SiO2过渡层的表面和SiC衬底的背面连接。本发明可以减小栅漏电流，改善了器件的耐压能力，提高了器件的可靠性。
- SiC MOS电容及制造方法-201410293411.4
- 贾仁需;闫宏丽;宋庆文;汤晓燕;张玉明 - 西安电子科技大学
- 2014-06-26 - 2014-09-10 - H01L29/94
- 本发明涉及一种SiCMOS电容及制造方法。所述SiC MOS电容包括：SiC衬底、栅介质层和正负电极；所述SiC衬底层上设有SiC外延层；所述栅介质层包括上层SiO2过渡层、LaxAl1-xO层和下层SiO2过渡层；所述SiC外延层上设有所述下层SiO2过渡层，所述下层SiO2过渡层上设有所述LaxAl1-xO层，所述LaxAl1-xO层上设有上层SiO2过渡层；所述正负电极分别与上层SiO2过渡层的表面和SiC衬底的背面连接；所述SiC衬底层为N型重掺杂SiC衬底层，所述SiC外延层为N型轻掺的SiC外延层。本发明可以减小栅漏电流，改善了器件的耐压能力，提高了器件的可靠性。
- MOS电容及其制作方法-201410107155.5
- 潘宏菽;马杰 - 中国电子科技集团公司第十三研究所
- 2014-03-21 - 2014-07-02 - H01L29/94
- 本发明公开了一种MOS电容及其制作方法，涉及金属-绝缘体-半导体的电子器件技术领域。所述MOS电容包括硅衬底，还包括位于硅衬底上表面的金属与硅的合金层，所述金属与硅的合金层的上表面设有面积小于合金层的绝缘介质层，在绝缘介质层和绝缘介质层以外的部分合金层的上表面设有多层金属化种子层，绝缘介质层上表面的多层金属化种子层的上表面设有上金属电极，绝缘介质层以外的多层金属化种子层的上表面设有下电极金属引出电极。所述MOS电容提高了MOS电容电极的导电能力，降低了MOS电容的损耗，进一步扩大了MOS电容的应用范围。
- MOS电容器、其制造方法及使用该电容器的半导体器件-201210560741.6
- 林庭燮 - 爱思开海力士有限公司
- 2012-12-20 - 2014-01-29 - H01L29/94
- 本发明提供一种MOS电容器、其制造方法及使用该MOS电容器的半导体器件。MOS电容器布置在使用开放式位线结构的半导体器件的最外部单元区块中。MOS电容器包括设置在半导体基板中的第一电极、设置在半导体基板上的介电层以及设置在介电层上并且包括虚设位线的第二电极。
- 专利分类
