[发明专利]一种抗漏电干扰的可调计时电路有效
| 申请号： | 201610948469.7 | 申请日： | 2016-10-26 |
| 公开（公告）号： | CN106527100B | 公开（公告）日： | 2019-01-15 |
| 发明（设计）人： | 白胜天;成杨;张树晓 | 申请（专利权）人： | 中颖电子股份有限公司 |
| 主分类号： | G04F10/02 | 分类号： | G04F10/02 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 胡林岭 |
| 地址： | 200335 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种抗漏电干扰的可调计时电路。抗漏电干扰的可调计时电路包括：比较器，用于将外接电容的电压与一预设的电压阈值进行比较并输出比较结果；逻辑电路，具有接收时钟信号的端口，能接收使能信号、所述比较器的输出信号以及时钟信号，并输出控制信号，其中，逻辑电路从使能信号有效且外接电容开始充电开始，直到外接电容的电压到达预设的电压阈值的这段时间内对时钟信号进行计数，并获得第一计数值；逻辑电路对第一计数值进行调整，并输出控制信号；受控计数器，用于接收欲延迟的输入信号以及控制信号，并根据控制信号进行计数，当计数至第二计数值时，受控计数器才输出输入信号，其中，第二计数值由逻辑电路输出的控制信号所确定。 | ||
| 搜索关键词： | 漏电 计时电路 控制信号 外接电容 可调 受控计数器 时钟信号 使能信号 输出控制 比较器 预设 逻辑电路输出 接收时钟 输出比较 输出信号 延迟 充电 输出 | ||
【主权项】：
1.一种抗漏电干扰的可调计时电路，其特征在于，所述抗漏电干扰的可调计时电路包括：比较器，用于将外接电容的电压与一预设的电压阈值(VTR)进行比较并输出比较结果；逻辑电路，所述逻辑电路具有接收时钟信号的端口，所述逻辑电路接收使能信号、所述比较器的输出信号以及所述时钟信号(CLK)，并输出控制信号，其中，所述逻辑电路从使能信号有效且外接电容开始充电开始，直到外接电容的电压到达所述预设的电压阈值的这段时间内对所述时钟信号(CLK)进行计数，并获得第一计数值；所述逻辑电路对所述第一计数值进行调整，并输出所述控制信号；受控计数器，所述受控计数器用于接收欲延迟的输入信号(IN)以及所述逻辑电路输出的所述控制信号，并根据所述控制信号进行计数，当计数至第二计数值时，受控计数器才输出所述输入信号，其中，所述第二计数值由所述逻辑电路输出的控制信号所确定。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中颖电子股份有限公司，未经中颖电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610948469.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种衣物识别机
- 下一篇：一种具有差齿设置双掣子单掣子座掣动装置的单向扳手
- 同类专利
- 一种抗漏电干扰的可调计时电路-201610948469.7
- 白胜天;成杨;张树晓 - 中颖电子股份有限公司
- 2016-10-26 - 2019-01-15 - G04F10/02
- 本发明提供了一种抗漏电干扰的可调计时电路。抗漏电干扰的可调计时电路包括：比较器，用于将外接电容的电压与一预设的电压阈值进行比较并输出比较结果；逻辑电路，具有接收时钟信号的端口，能接收使能信号、所述比较器的输出信号以及时钟信号，并输出控制信号，其中，逻辑电路从使能信号有效且外接电容开始充电开始，直到外接电容的电压到达预设的电压阈值的这段时间内对时钟信号进行计数，并获得第一计数值；逻辑电路对第一计数值进行调整，并输出控制信号；受控计数器，用于接收欲延迟的输入信号以及控制信号，并根据控制信号进行计数，当计数至第二计数值时，受控计数器才输出输入信号，其中，第二计数值由逻辑电路输出的控制信号所确定。
- 电子日期管理器-201810189753.X
- 韦广用 - 韦广用
- 2018-03-08 - 2018-06-29 - G04F10/02
- 本发明公开了一种电子日期管理器，涉及电器产品制造技术领域，包括主控模块，其特征在于：所述主控模块连接有振荡电路和计时存储模块，所述主控模块通过插头与驱动模块连接，所述驱动模块与显示模块连接。本发明可以解决因出厂日期与使用日期不一致，损害消费者的利益的问题。
- 读取电路和电子设备-201621418704.1
- A·康特;E·卡斯塔尔多;R·A·比安基;F·拉罗萨 - 意法半导体（克洛尔2）公司;意法半导体(鲁塞)公司;意法半导体股份有限公司
- 2016-12-22 - 2017-11-14 - G04F10/02
- 本申请涉及读取电路和电子设备。读取电路配备有连接在第一偏置端子和浮置节点之间的存储电容器；以及连接在浮置节点和参考端子之间的放电元件，用于通过经由相应电介质的泄漏对存储在存储电容器中的电荷进行放电。读取电路还具有运算放大器，其具有连接到浮置节点并接收读取电压的第一输入端子、接收参考电压的第二输入端子和在其上提供输出电压的输出端子，输出电压的值取决于读取电压和参考电压之间的比较并且指示存储电容器中的剩余电荷。在对用于提供输出电压的参考电压与读取电压之间进行比较之前，移位级移位浮置节点的读取电压的值。由此可以提供用于LTC级的改进的读取电路和相应的电子设备，其具有改进的电性能。
- 一种教学竞赛用数字计时器-201520840762.2
- 潘瑞雪 - 潘瑞雪
- 2015-10-28 - 2016-04-06 - G04F10/02
- 本实用新型公开了一种教学竞赛用数字计时器，包括时基芯片U1、电阻R1、电位器RP1、电容C1、开关S1、发光二极管LED、计算器和光耦U2，开关S1一端连接电源VCC，开关S1另一端分别连接电阻R1、开关S2、时基芯片U1引脚8和电阻R2，开关S2另一端分别连接接地电阻R4和时基芯片U1引脚4，电阻R2另一端连接发光二极管LED正极，发光二极管LED负极分别连接时基芯片U1引脚3和电阻R3，电阻R3另一端连接光耦U2内发光二极管正极，光耦U2内发光二极管负极分别连接时基芯片U1引脚1、电容C2和电容C1并接地。本实用新型教学竞赛用数字计时器采用NE555控制，电路结构简单，成本低，配合计算器，甚至可以自制，使用方便。
- 专利分类
