[发明专利]用于提供可重新配置的双向前端接口的装置和方法有效
申请号: | 201680026591.7 | 申请日: | 2016-03-14 |
公开(公告)号: | CN107580701B | 公开(公告)日: | 2020-12-11 |
发明(设计)人: | 朱志;孔晓华;N·格贝尔;C·J·威斯纳 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | G06F13/36 | 分类号: | G06F13/36;G06F13/38;G06F13/40;G06F13/42 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;崔卿虎 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开了用于被包括在片上系统(SoC)内的双向前端电路的装置和方法。双向前端电路包括用于接收和发送信号的差分双向端子。双向前端电路被配置为当在第一模式中操作时通过差分双向端子在第一控制器与连接器之间提供第一通信路径。此外,当在第二模式中操作时,双向前端电路被重新配置为通过差分双向端子在第二控制器与连接器之间提供第二通信路径。 | ||
搜索关键词: | 用于 提供 重新 配置 双向 前端 接口 装置 方法 | ||
【主权项】:
一种电路,包括:片上系统(SoC),包括:双向通道前端电路,所述双向通道前端电路包括:差分双向端子,选择性地可配置用于在第一模式中接收信号并且在第二模式中发送信号;以及阻抗匹配电路,被配置为当在所述第一模式中接收信号时提供接地路径并且通过所述差分双向端子在所述第二模式中发送信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201680026591.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 接口配置系统、方法和系统-202310532197.2
- 吴晓军;冯建武;胡仁浩;刘胜伟;常诚;毕韬 - 北京星河亮点技术股份有限公司
- 2023-05-11 - 2023-09-12 - G06F13/36
- 本发明提供一种接口配置装置、方法和系统,属于计算机接口配置领域,装置包括时序生成器、模式时钟管理器、读写配置模块,所述模式时钟管理器用于获取第一时钟,根据所述第一时钟产生第二时钟;所述时序生成器设有多个IP核端口,用于根据所述第二时钟、所述待配置器件的电气特性和/或所述待配置器件的读写特性,选择与所述待配置器件对应的至少一所述IP核端口进行配置;所述读写配置模块用于根据所述第二时钟进行跨时钟域转换,并缓存所述IP核端口的读写配置数据和/或所述IP核端口的读写状态。本发明将器件可配置参数IP化为IP核端口,通过参数任意灵活配置,更易于开发者开发,便于IP核移植,降低开发难度,提高开发进度。
- 一种串口信号切换方法、装置及介质-202310413440.9
- 王黎黎;陆慧琴 - 浪潮电子信息产业股份有限公司
- 2023-04-13 - 2023-07-18 - G06F13/36
- 本申请公开了一种串口信号切换方法、装置及介质,涉及通信领域,解决服务器的串口切换无法及时恢复默认状态的问题,本申请向串口控制单元发送切换指定串口指令,使串口控制单元切换为指定串口类型;向定时模块发送定时指令;接收定时模块到达预设时间后发送的提示信息;向串口控制单元发送切换默认串口指令,使串口控制单元切换为默认串口类型。串口控制单元的通常工作于默认串口状态,基板管理控制器向串口控制单元发送切换指定串口指令并向定时模块发送定时指令,基板管理控制器接收到定时模块到达预设时间后发送的提示信息后向串口控制单元发送切换默认串口指令,恢复为默认串口,不需要工作人员手动切换为默认状态。
- 一种服务器PCIe端口自动配置的系统、方法-202210109301.2
- 刘毓 - 苏州浪潮智能科技有限公司
- 2022-01-28 - 2023-07-18 - G06F13/36
- 本发明属于服务器端口配置技术领域,具体提供一种服务器PCIe端口自动配置的系统、方法,所述系统包括主板,主板上设置有CPU和主板连接器,CPU设置有PCIe端口和检测端口;所述的CPU的检测端口分别通过检测电路连接有硬盘背板和Riser卡;CPU通过PCIe端口分别连接到相应的主板连接器;主板连接器与硬盘背板和/或Riser卡连接时,CPU分别通过检测电路检测硬盘背板和/或Riser卡的引脚信号,并通过检测结果对CPU相应的PCIe端口进行配置。节约了多个印制电路板料号所带来的生产和管理成本,又能够避免了人工烧录不同版本的BIOS固件存在的人为因素潜在风险。
- 读取可选命令和写入可选命令-202180067470.8
- A·E·特纳;G·帕特西拉拉斯;Z·马;S·帕拉查拉;B·里奇利克;T·扎加尔;C·科布 - 高通股份有限公司
- 2021-09-02 - 2023-06-23 - G06F13/36
- 各种实施例包括用于管理可选命令的方法和设备。一些实施例可以包括从可选命令请求设备接收可选命令,确定可选命令是否能够实现,以及响应于确定可选命令不能实现而向可选命令请求设备传输可选命令无数据响应。
- 服务器及服务器管理系统-202223078601.3
- 吕天傲;钟鹏 - 浙江宇视科技有限公司
- 2022-11-18 - 2023-06-20 - G06F13/36
- 本实用新型实施例提供一种服务器及服务器管理系统,属于服务器管理技术领域。该服务器包括:处理器、控制模块和外部设备;控制模块分别与处理器和外部设备连接,控制模块中包括第一总线,第一总线用于与带外管理芯片通信连接;控制模块,用于在控制模块通过第一总线与带外管理芯片通信连接的情况下,在带外管理芯片的控制下对外部设备的工作状态进行控制;控制模块,用于在控制模块未与带外管理芯片通信连接的情况下,在处理器的控制下对外部设备的工作状态进行控制。本实用新型实施例提供的服务器及服务器管理系统,可以实现对带外管理的灵活选择,使得服务器的管理方式更为灵活。
- 数据总线数据传输方法、终端及存储介质-202310080187.X
- 马志超 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-01-30 - 2023-06-09 - G06F13/36
- 本发明涉及计算机技术领域,具体涉及数据总线数据传输方法、终端及存储介质。该方法包括以下步骤:获取多条待传输数据;判断片段数据寄存器中片段数据是否为空;若是则判断获取的多条待传输数据中的第二条数据可否组合,若是则判断将多条待传输数据中的第一条数据进行分割,获得N段片段数据;将获得的N段片段数据依次与多条未传输数据依次一一对应组合传输。本发明充分利用总线带宽长度,对单条传输数据未使用的总线带宽部分,插入片断化的其他条数据,传输完成后再对片断化的数据进行组合,从而实现传输速率一定的条件下,传输更多条数据。
- BMC的访问控制方法、装置以及BMC系统-202211582580.0
- 孔祥锴 - 苏州浪潮智能科技有限公司
- 2022-12-09 - 2023-05-26 - G06F13/36
- 本申请实施例提供了一种BMC的访问控制方法、装置以及BMC系统,该方法包括:获取拓扑结构信息以及多个访问任务,拓扑结构信息为表征多个IIC总线以及多个从设备的连接关系的信息,一个IIC总线对应多个从设备;根据拓扑结构信息,建立多个线程以及各线程的访问队列,一个线程对应一个IIC总线;根据拓扑结构信息,将多个访问任务添加至对应的访问队列中,得到多个添加后队列;控制BMC异步执行多个线程,且控制所述BMC在执行各线程的过程中,根据添加后队列,依次访问对应的从设备。本申请解决了相关技术中BMC的IIC总线上连接的硬件设备发生变化时,BMC的访问控制方式的维护成本较高的问题。
- 一种基于FMQL的SRIO实现装置及方法-202310102789.0
- 孙殿杰;朱宇;王立;顾生辉;马建民;王煦;邓诚;宋强 - 中国电子科技集团公司第十研究所
- 2023-01-18 - 2023-05-16 - G06F13/36
- 本发明公开了一种基于FMQL的SRIO实现装置及方法,属于机载通用总线领域,包括FMQL可编程融合芯片,在FMQL可编程融合芯片的PL数据区包括四个DMA处理模块,所述四个DMA处理模块均采用单向设计;并且所述四个DMA处理模块,用于分别处理Message/Nwrite/Nwrite_r/Swirte发送、Nread发送、Message/Nwrite/Nwrite_r/Swirte接收和Nread接收。本发明无需在FPGA使用FIFO进行数据缓存,可以实现SRIO中多种协议的混合收发,支持与多个节点同时通信,并具有错误恢复机制,有着非常高的稳定性。
- 中继装置和信息处理系统-201980001268.8
- 石田智弘;木村真敏 - 富士通个人电脑株式会社
- 2019-04-18 - 2023-05-05 - G06F13/36
- 提供第一端点和第二端点。第一端点从每个用作执行算术处理的计算机的平台中的第一平台的根复合体接收数据。第二端点向平台中的第二平台的根复合体传送数据,该要传送的数据是通过从第一端点的隧穿在该第二端点处接收到的。
- 总线控制电路、半导体集成电路、电路基板、信息处理装置以及总线控制方法-201780052512.4
- 大谷敬之;上方辉彦;川崎贵之;仁茂田永一 - 株式会社索思未来
- 2017-05-09 - 2023-05-02 - G06F13/36
- 在对具有第一格式的与排他访问对应的第一总线规格的第一排他指令、和具有适合不与排他访问对应的第二总线规格的第二格式的第一总线规格的第二排他指令进行相互转换,进行第一以及第二总线规格间的排他指令的传输的总线控制电路中,具有:排他指令转换电路,其在从第一排他指令向第二排他指令的转换时,接受第一排他指令,转换为第二排他指令并输出;排他指令生成电路,其在从第二排他指令向第一排他指令的转换时,接受第二排他指令并生成第一排他指令;排他响应发行电路,其在从第二排他指令向第一排他指令的转换时,发行针对第二排他指令的排他响应信息;以及排他响应接收电路,其在从第一排他指令向第二排他指令的转换时,接受针对第二排他指令的排他响应信息。
- 一种多余度飞控计算机余度表决一致性方法-201911232691.7
- 徐智;胡泽龙;孙刚;钱立权 - 中国直升机设计研究所
- 2019-12-04 - 2023-04-25 - G06F13/36
- 本发明属于飞控系统技术领域,涉及一种多余度飞控计算机余度表决一致性方法,本发明的多余度飞控计算机余度表决一致性方法通过数据交叉传输中的小帧计数值来判别数据交叉传输的成功或失败,先判断所有余度的余度表决一致性,后将余度逐步降级进行余度表决一致性;直至无法进行余度表决。本发明的方法在保证各余度计算机表决结果的一致性同时又保证了交叉传输的最大余度数。
- 一种数据传输方法以及装置-202211446416.7
- 苏一萌 - 超聚变数字技术有限公司
- 2022-11-18 - 2023-03-21 - G06F13/36
- 本申请公开了一种数据传输方法以及装置,该方法包括:多存储设备根据来自处理器的传输任务,将该多存储设备所管理的多个子存储设备中,源逻辑设备标识对应的子存储设备中的源地址上的数据复制到目的逻辑设备标识对应的子存储设备中的目的地址上,不需要中央处理器执行读取和写入操作,减少了中央处理器的处理时延。
- 通信设备、通信方法和程序-202180046928.1
- 高桥宏雄;夏川宜之;平间孝廉;成谷诚 - 索尼半导体解决方案公司
- 2021-06-25 - 2023-03-10 - G06F13/36
- 本公开涉及通信设备、通信方法和程序,被配置为可以支持更多不同的用途并且提高通信的可靠性。CCI协议被作为物理层的上位层来安装,并且物理层与其他通信设备发送和接收包括扩展报头和扩展页脚的数据。CCI‑FS处理单元将扩展报头中包含的目的地ID与通信设备的ID(源ID)进行比较,并且确定是否访问通信设备。物理层具有点对点拓扑结构的非对称上位层,并且是被设计为能够使高速数据传输、控制数据和电力共享相同的物理配线的MIPI A‑PHY。本技术适用于例如用于与车载相机连接的通信系统。
- 用于数据通信总线上的双线路入站检测的系统、装置和方法-201680089373.8
- N·伊利吉克;A·R·琼斯 - 哈贝尔公司
- 2016-11-28 - 2022-12-02 - G06F13/36
- 提供了一种用于长距离通信和工业应用的输入/输出(I/O)和控制系统,其具有用于在现场设备之间通信的双线总线和总线协议以及用于监控和控制现场设备的通道发生器。通道发生器在总线上产生偏移方波,并在脉冲序列循环中在每个总线扫描循环开始时发送选定持续时间的同步脉冲,以在重复总线扫描循环之前复位现场设备中的计数器,以确保现场设备是同步的,发送器在正确的通道上发送,并且接收机在正确的时间对脉冲循环进行采样。提供了用于总线的两条线中的相应线的高侧和低侧电流检测器以及算法,用以改善通道发生器对有效入站传输的检测以提高抗噪性。
- 基于WinUSB和FPGA的光模块并行生产设备及方法-202210931978.4
- 侯羿;孙路鲁;王陈 - 索尔思光电(成都)有限公司
- 2022-08-04 - 2022-11-04 - G06F13/36
- 本发明涉及一种基于WinUSB和FPGA的光模块并行生产设备及方法,包括PC机、MCU和FPGA,其中,PC机与MCU之间通过WinUSB协议通信连接,MCU与FPGA之间通过并行总线通信连接,FPGA用于与若干个光模块通信连接。本发明方案中,可以实现同时对多个光模块进行EEProm下载/检查、固件下载,继而提高了光模块的生产效率。
- 电子设备及信号处理方法-202210893552.4
- 班学历;肖启华;莫志坚 - 联想(北京)有限公司
- 2022-07-27 - 2022-11-01 - G06F13/36
- 本申请提供了一种电子设备及信号处理方法;其中,所述电子设备包括第一处理单元和第二处理单元,所述第一处理单元和第二处理单元通过第一总线进行通信;所述第二处理单元,至少用于基于所述第一总线向第一处理单元发送第一信号;所述第一处理单元,至少用于接收所述第二处理单元经由所述第一总线发送的第二信号,所述第二信号的类型包括第一类型和/或第二类型,其中,所述第一类型与所述第二类型不同,所述第一类型与所述第一总线相对应。
- 通信装置及通信系统-202180019010.8
- 平间孝廉;高桥宏雄;百代俊久 - 索尼半导体解决方案公司
- 2021-03-03 - 2022-10-25 - G06F13/36
- 本公开的一方面的通信装置具备:I3C器件部,生成I3C的命令及数据;以及通信器件部,在与I3C不同的协议下,使用有效载荷经由总线将I3C的命令及数据发送给其他通信装置。
- 总线控制系统、方法以及电子设备-202210810208.4
- 周欣;马致远;贾民虎 - OPPO广东移动通信有限公司
- 2022-07-11 - 2022-10-21 - G06F13/36
- 提供了一种总线控制系统、方法以及电子设备。该总线控制系统包括:第一主设备和第二主设备,第一主设备和第二主设备通过系统总线相连;第一访问控制器,设置在第一主设备和系统总线之间,用于对第二主设备发送的针对第一主设备的访问请求进行访问控制。本申请实施例在主设备和系统总线之间设置了访问控制器对来访请求进行访问控制,实现了主设备之间访问的权限控制,有助于减小访问风险,提高系统的安全性和稳定性。
- 一种实现数据总线轮询避让PCIE_RST上升沿的电路及方法-202210712239.6
- 齐雪宝 - 苏州浪潮智能科技有限公司
- 2022-06-22 - 2022-09-27 - G06F13/36
- 本发明提出了一种实现数据总线轮询避让PCIE_RST上升沿的电路,其中,电路包括:逻辑延时电路以及数据总线缓冲芯片,逻辑延时电路的输入端分别与PCIE插槽以及PCIE设备的PCIE_RST端连接,逻辑延时电路的输出端与数据总线缓冲芯片的控制端连接,数据总线缓冲芯片的数据输入端与数据总线连接,数据输出端与总线设备连接;其中,逻辑延时电路配置用于当与其连接的PCIE插槽插入PCIE设备,且PCIE_RST端由低电平跳变为高电平时延时输出高电平信号;数据总线缓冲芯片配置用于,响应于接收到高电平信号而控制导通数据总线与总线设备。本发明能够有针对性的对具体PCIE槽位的实现数据总线轮询避让PCIE_RST上升沿,不影响其它槽位上的设备,且由于不依赖程序代码,从而更加安全可靠。
- 一种多级总线数据传输中的数据选择方法-201811311063.3
- 刘冬;雷艺群 - 中国航空工业集团公司西安飞机设计研究所
- 2018-11-05 - 2022-06-28 - G06F13/36
- 本发明属于航空机电总线数据传输技术,涉及一种多级总线数据传输中的数据选择方法。本发明将数据传输路径上的设备通讯状态与数据源端的数据有效性判断结合,形成多级数据有效性判断机制,实现对多级总线数据传输中的数据准确选取。其中,多级数据有效性判断机制分第一级数据有效性判断、第二级数据有效性判断和第三级数据有效性判断,只有三级数据有效性判断均有效时,才认为该数据是有效的。本发明多级总线数据传输中的数据选择方法通过综合考虑数据传输路径上的所有设备的通讯状态与数据源端的数据有效性,形成多级数据有效性判断机制,实现数据的准确选择,并由机电核心处理机进行异常数据处理,提高多级总线数据传输的可靠性。
- 一种数据传输方法、装置、电子设备和存储介质-202011380696.7
- 于鹏 - 深圳市中兴微电子技术有限公司
- 2020-11-30 - 2022-06-03 - G06F13/36
- 本申请实施例提供了一种数据传输方法、装置、电子设备和存储介质,其中,该方法包括:确定预设包头字段具有相同信息的至少一个事务层数据包组,其中,所述事务层数据包组包括至少一个事务层数据包;根据负载限制处理各所述事务层数据包组对应的包头,以降低所述预设包头字段的重复次数;依次传输各所述事务层数据包组内的事务层数据包到接收端。本申请实施例通过对事务层数据包中重复出现的预设包头字段进行处理,降低重复次数,实现传输过程非内容占比的减少,减少了额外传输开销,提高了数据传输效率。
- 具有用于通信传输性能信息的电路装置的线缆-201810443008.3
- W·C·阿尔特曼;G·基姆 - 美国莱迪思半导体公司
- 2014-07-10 - 2022-05-27 - G06F13/36
- 展示了一种具有使得线缆在至少两个不同操作信号模式的一个下通信传输数据的电路的线缆。在第一信号模式中,线缆使能在电路与源部装置或宿部装置之间的数据通信。第一信号模式可以用于将线缆自身或者穿过线缆的信号的属性通信传输至源部装置或宿部装置。在第二信号模式中,线缆使能在源部装置和宿部装置之间的数据通信。第二信号模式可以用于根据预定协议而通信传输数据。
- 基于TileLink的芯片互联电路及数据传输方法-202210005373.2
- 虞致国;洪广伟;顾晓峰 - 江南大学
- 2022-01-05 - 2022-05-06 - G06F13/36
- 本发明公开了基于TileLink的芯片互联电路及数据传输方法,属于芯片互联技术领域。本发明的互联电路包括:发送端和接收端;所述发送端和所述接收端分别被设置在采用TileLink总线的第一芯片和第二芯片内,本发明可通过增加通道间仲裁和统一各通道数据格式的方式,解决了现有技术中无法进行多通道数据跨片传输问题,且可根据TileLink总线数据宽度灵活配置电路结构;通过参数化配置串化电路,使互联电路可以适配任意接口宽度的SerDes;通过在仲裁电路中设置优先级保证了消息在TileLink总线网络的传输过程中不会进入路由环路或资源死锁,避免了总线死锁现象的发生,极大优化了芯片互联结构和数据传输方法。
- 从设备,总线系统和方法-202080061799.9
- C·米切萨勒;L·艾克雷德勒;T·哈夫纳;D·哈默施密特 - 英飞凌科技股份有限公司
- 2020-09-09 - 2022-04-12 - G06F13/36
- 公开的是方法和从设备,其中给从设备的地址分配借助于冲突识别来进行。
- 包括主机计算设备和网络接口设备的可编程网络接口设备-202080054975.6
- S·L·波佩;D·J·里多克;D·罗伯茨;D·基塔雷弗;N·特顿 - 赛灵思公司
- 2020-07-29 - 2022-03-11 - G06F13/36
- 一种网络接口设备(102)包括可编程接口(119),该可编程接口(119)被配置为提供与至少一个总线的设备接口,该至少一个总线在网络接口设备(102)与主机设备(101)之间。可编程接口(119)是可编程的,以支持多个不同设备接口类型。
- 一种指令执行方法、装置、设备及可读存储介质-202010821271.9
- 李正;童元满 - 山东云海国创云计算装备产业创新中心有限公司
- 2020-08-14 - 2022-03-08 - G06F13/36
- 本申请公开了一种指令执行方法、装置、设备及计算机可读存储介质,该方法包括:获取目标指令,并利用目标指令得到地址范围;判断地址范围内是否包括设备起始地址;若包括设备起始地址,则将目标指令进行拆分得到多个子指令,并分别执行子指令;若不包括设备起始地址,则执行目标指令;通过判断地址范围是否包括设备起始地址的方法,可以判断地址范围是否横跨了多个设备,若不是则无需对目标指令拆分执行,提高了总线的效率,避免了总线带宽的浪费。
- 基于多路SMBus通讯的测试系统-202122120774.6
- 林巧文;罗才均 - 深圳市新威尔电子有限公司
- 2021-09-03 - 2022-02-18 - G06F13/36
- 本实用新型公开了一种基于多路SMBus通讯的测试系统,所述基于多路SMBus通讯的测试系统包括:供电模块、主控模块、多个SMBus总线接口、存储模块;所述供电模块能够提供电源;所述内存模块用于存储系统配置与参数数据;所述主控MCU与电池通讯的SMBus接口通讯连接。本实用新型基于多路SMBus通讯的测试系统,通过对设置多个用于对接电池的SMBus配置,使得测试系统能够与多路SMBus电池进行通讯,因此提升了测试系统的测试效率,并且对与硬件的需求降低,减小了硬件设备的安装难度与成本。
- 命令变换装置、方法及程序-201980097506.X
- 寺田由梨香 - 三菱电机株式会社
- 2019-06-19 - 2022-02-01 - G06F13/36
- CPU单元(100)具有依照第1通信标准的第1总线、依照与第1通信标准不同的第2通信标准的第2总线。CPU单元(100)所具有的变换设定存储部(110)对表示依照第1通信标准的通用命令和依照第2通信标准的专用命令之间的对应关系的信息进行存储。CPU单元(100)所具有的协议变换部(160)在向经由第2总线连接的设备由命令输出单元输出了通用命令的情况下,从变换设定存储部(110)取得与通用命令对应的专用命令,将取得的专用命令经由第2总线供给至设备。
- 多系统运行的方法、装置、电子设备及存储介质-201910749975.7
- 方攀;陈岩 - OPPO广东移动通信有限公司
- 2019-08-14 - 2022-01-07 - G06F13/36
- 本申请实施例公开了一种多系统运行的方法、装置、电子设备及存储介质。其中,所述多系统运行的方法包括:接收运行指令,根据运行指令在多个中央处理器上运行对应的系统,获取多系统的进程信息,根据进程信息来分配各系统需要传输的数据,判断需要传输的数据之中是否存在共用数据,若需要传输的数据之中存在共用数据,则通过共用总线将共用数据传输至所述多系统中。通过在存储器中设置公共存储区域,将多系统共用的存储数据存储在公共存储区域,利用共用总线传输共用数据,提高了存储器的利用率。
- PCI快速增强-201810010810.3
- Z·吴;D·达斯莎玛;M·M·马宗达;S·巴斯托拉;K·肖 - 英特尔公司
- 2013-12-26 - 2022-01-04 - G06F13/36
- 本申请公开了PCI快速增强。对链路要退出活动状态进行标识,该链路包括多个通道。基于之前经由该链路发送的数据保持奇偶校验信息,并且在从活动状态退出之前发送该奇偶校验信息的指示。
- 专利分类