[发明专利]多位非易失性随机存取存储器单元有效
| 申请号： | 201680066177.9 | 申请日： | 2016-10-24 |
| 公开（公告）号： | CN108463851B | 公开（公告）日： | 2019-09-13 |
| 发明（设计）人： | J.坦定甘;J.艾伦;D.斯蒂尔;J.阿肖克库马尔 | 申请（专利权）人： | 赛普拉斯半导体公司 |
| 主分类号： | G11C14/00 | 分类号： | G11C14/00;G11C11/419 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 王珊珊 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了多位非易失性随机存取存储器单元。该多位非易失性随机存取存储器单元可以包括易失性存储元件和非易失性存储电路。该非易失性存储电路可以包括连接到易失性存储元件的数据真值(DT)节点的至少一个第一通路晶体管和连接到易失性存储元件的数据补码(DC)节点的至少一个第二通路晶体管。该非易失性存储电路还可以包括多个非易失性存储元件。每个非易失性存储元件可以被配置为选择性地可经由该至少一个第一通路晶体管连接到易失性存储元件的DT节点，并且选择性地可经由该至少一个第二通路晶体管连接到易失性存储元件的DC节点，允许多位非易失性随机存取存储器单元每单元存储/调回多于一个数据位。 | ||
| 搜索关键词： | 易失性存储元件 非易失性随机存取存储器 通路晶体管 多位 非易失性存储电路 非易失性存储元件 单元存储 补码 配置 | ||
【主权项】：
1.一种数据存储装置，包括：易失性存储元件，所述易失性存储元件包括数据真值(DT)节点和数据补码(DC)节点；以及非易失性存储电路，所述非易失性存储电路包括连接到所述易失性存储元件的DT节点的至少一个第一通路晶体管和连接到所述易失性存储元件的DC节点的至少一个第二通路晶体管，所述非易失性存储电路还包括多个非易失性存储元件，所述多个非易失性存储元件中的每个非易失性存储元件被配置为选择性地可经由所述至少一个第一通路晶体管连接到所述易失性存储元件的DT节点，并且选择性地可经由所述至少一个第二通路晶体管连接到所述易失性存储元件的DC节点，所述非易失性存储电路还包括桥式晶体管，连接到所述多个非易失性存储元件中的两个非易失性存储元件，所述桥式晶体管被配置为选择性地将所述两个非易失性存储元件中的一个经由所述至少一个第一通路晶体管连接到所述易失性存储元件的DT节点，并经由所述至少一个第二通路晶体管连接到所述易失性存储元件的DC节点。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛普拉斯半导体公司，未经赛普拉斯半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680066177.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于引导计算设备的机制以及可编程电路-201910132278.7
- Y·W·霍;T·L·洛;Y·F·李 - 英特尔公司
- 2019-02-22 - 2019-10-01 - G11C14/00
- 本文描述了用于引导计算设备的机制以及可编程电路。用于可编程电路的装置、系统或方法，用于促进处理器引导具有处理器的计算设备。可编程电路可包括非易失性存储以及存储在非易失性存储中的固件。固件可将可编程电路配置为耦合到可编程电路的存储器设备的存储器控制器，以促进处理器引导具有处理器、可编程电路和存储器设备的计算设备进入操作。也描述和要求保护其它实施例。
- 多位非易失性随机存取存储器单元-201680066177.9
- J.坦定甘;J.艾伦;D.斯蒂尔;J.阿肖克库马尔 - 赛普拉斯半导体公司
- 2016-10-24 - 2019-09-13 - G11C14/00
- 公开了多位非易失性随机存取存储器单元。该多位非易失性随机存取存储器单元可以包括易失性存储元件和非易失性存储电路。该非易失性存储电路可以包括连接到易失性存储元件的数据真值(DT)节点的至少一个第一通路晶体管和连接到易失性存储元件的数据补码(DC)节点的至少一个第二通路晶体管。该非易失性存储电路还可以包括多个非易失性存储元件。每个非易失性存储元件可以被配置为选择性地可经由该至少一个第一通路晶体管连接到易失性存储元件的DT节点，并且选择性地可经由该至少一个第二通路晶体管连接到易失性存储元件的DC节点，允许多位非易失性随机存取存储器单元每单元存储/调回多于一个数据位。
- 基于闪存的固态驱动器中的保持感知块映射-201811376213.9
- 蔡宇;内维·库马尔;哈曼·巴蒂亚;张帆 - 爱思开海力士有限公司
- 2018-11-19 - 2019-07-16 - G11C14/00
- 本发明描述了一种用于分析非暂时性存储器(例如，闪速存储器管芯)中的存储块以确定其保持能力并基于保持为其分配标签的技术。超级块(SB)可以由位于不同管芯中的、具有相同标签的物理块形成。如同通常的情况，当所存储数据的更新频率不均匀时，所公开的系统和方法提高了存储效率。此外，所公开的实施例提高了固态驱动器(SSD)的可靠性，并且降低了数据清除频率和由于周期性清除导致的写入放大。存储系统可以包括被配置为获取多个存储块的预期保持时间的控制器。控制器可以基于保持时间将块划分为超级块。各个超级块与超级块保持时间范围有关联，并且包含具有在保持时间范围内的预期存储保持时间的存储块。
- 一种提高速度和保持数据时间的存储器-201811626289.2
- 景蔚亮;钱星宇;陈邦明 - 上海新储集成电路有限公司
- 2018-12-28 - 2019-05-10 - G11C14/00
- 本发明涉及半导体存储器技术领域，尤其涉及一种提高速度和保持数据时间的存储器，其中包括：一嵌入式动态随机存储器，一非易失性存储器；嵌入式动态随机存储器与非易失性存储器连接，嵌入式动态随机存储器和非易失性存储器分别与一外部处理器连接；外部处理器对嵌入式动态随机存储器进行写数据操作，对非易失性存储器进行读数据操作，嵌入式动态随机存储器将数据转移至非易失性存储器中保存；嵌入式动态随机存储器利用绝缘体上硅工艺结合背栅调控技术以提高嵌入式动态随机存储器的读写数据速度与保持数据时间。上述技术方案的有益效果：很好的解决了存储器中晶体管漏电问题，同时又保证了存储器的读写速度和数据保持时间。
- 闪存路径中的耐高速、高电压的电路-201680004513.7
- 波格丹·乔盖斯库;克里斯堤涅·松特;维贾伊·拉加万 - 赛普拉斯半导体公司
- 2016-02-18 - 2018-12-25 - G11C14/00
- 电路包括被耦合到非易失性存储器(NVM)单元的第一字线。第一路径包括第一逆变器和晶体管。晶体管被耦合到字线。第一路径被耦合以接收第一输入电压信号。第二路径至少包括被耦合到字线的晶体管。将第二路径的至少一部分嵌入在第一路径内。第二路径被耦合以接收第二输入电压信号。
- 一种可编程电路-201610353499.3
- 王钊 - 无锡中感微电子股份有限公司
- 2016-05-25 - 2018-12-18 - G11C14/00
- 本申请提供了一种可编程电路，包括：可编程单元，其具有编程输入端，编程控制单元，其具有编程控制输入端和编程控制输出端，所述编程控制输出端与所述编程输入端相连，所述编程控制输入端接收编程控制信号，读取单元，其具有读取检测端，所述读取检测端与所述编程输入端相连，静电保护电路，在编程控制信号有效时，所述静电保护电路与所述编程输入端断开；在编程控制信号无效时，所述静电保护电路与所述编程输入端相连。采用本申请所提供的方案可以增强可编程电路的抗静电能力。
- 对于意外功率损失的数据保护-201410045201.3
- J·D·珊萨姆;M·J·斯坦纳;A·克利亚 - 希捷科技有限公司
- 2014-02-07 - 2018-01-16 - G11C14/00
- 本申请公开了对于意外功率损失的数据保护。数据存储设备接收写入数据命令和数据。在所述存储设备的缓冲器中存储数据。以及在将数据存储在缓冲器中之后，发出命令完成状态指示。在发出所述命令完成状态指示之后，将数据存储在所述存储设备的主存储器中。所述主存储器包括第一类型的非易失性存储器，以及所述缓冲器包括第二类型的非易失性存储器，所述第二类型的非易失性存储器不同于所述第一类型的非易失性存储器。
- 电容节能验证-201510157962.2
- R·萨尔托热 - 技佳科技有限公司
- 2008-07-25 - 2017-12-12 - G11C14/00
- 一种电容节能验证、一种改装的存储子系统，能够从一个外系统和至少一个电容获得电能。存储子系统包括验证电源电容电能发送能力的逻辑。
- 提供使用SRAM及非挥发性记忆体装置的多页读写方法及设备-201580049358.6
- 许富菖 - NEO半导体公司
- 2015-09-15 - 2017-09-01 - G11C14/00
- 一种记忆装置，其包括静态随机存取记忆体(SRAM)电路、及一第一非挥发性记忆体(NVM)串、一第二NVM串、一第一及一第二漏极选择闸极(DSGs)。该SRAM电路能够暂时地储存响应于位线(BL)信息的信息，其耦接于该SRAM电路的输入终端。该第一NVM串具有至少一非挥发性记忆体单元且耦接于该SRAM的输出终端。该第一DSG可操作地控制将该SRAM的输出终端的信息储存至该第一非挥发性记忆体的时序。该第二NVM串具有至少一非挥发性记忆体单元且耦接于该SRAM的输出终端。该第二DSG用以控制将该SRAM输出终端的信息储存至第二非挥发性记忆体串的时序。
- 一种可编程电路-201620486067.5
- 王钊 - 无锡中感微电子股份有限公司
- 2016-05-25 - 2016-12-07 - G11C14/00
- 本申请提供了一种可编程电路，包括：可编程单元，其具有编程输入端，编程控制单元，其具有编程控制输入端和编程控制输出端，所述编程控制输出端与所述编程输入端相连，所述编程控制输入端接收编程控制信号，读取单元，其具有读取检测端，所述读取检测端与所述编程输入端相连，静电保护电路，在编程控制信号有效时，所述静电保护电路与所述编程输入端断开；在编程控制信号无效时，所述静电保护电路与所述编程输入端相连。采用本申请所提供的方案可以增强可编程电路的抗静电能力。
- 非易失性锁存电路和逻辑电路以及使用它们的半导体器件-201510101702.3
- 加藤清;小山润 - 株式会社半导体能源研究所
- 2010-11-24 - 2015-06-10 - G11C14/00
- 提供一种新的非易失性锁存电路以及使用非易失性锁存电路的半导体装置。锁存电路具有循环结构，其中第一元件的输出电连接至第二元件的输入，并且第二元件的输出通过第二晶体管电连接至所述第一元件的输入。使用氧化物半导体作为沟道形成区的半导体材料的晶体管用作开关元件，并且设置有电连接至晶体管的源电极或漏电极的电容器，由此锁存电路的数据能保存，并且因此能形成非易失性锁存电路。
- 非易失性锁存电路和逻辑电路以及使用它们的半导体器件-201510084681.9
- 加藤清;小山润 - 株式会社半导体能源研究所
- 2010-11-16 - 2015-05-27 - G11C14/00
- 为了提供新的非易失性锁存电路以及使用非易失性锁存电路的半导体器件，非易失性锁存电路包括：锁存部分，具有循环结构，其中第一元件的输出电连接到第二元件的输入，并且第二元件的输出电连接到第一元件的输入；以及数据保存部分，配置成保存锁存部分的数据。在数据保存部分中，将使用氧化物半导体作为用于形成沟道形成区的半导体材料的晶体管用作开关元件。另外，包括电连接到晶体管的源电极或漏电极的电容器。
- 存储装置和数据保护方法-201310428329.3
- 孙清涛 - 联想（北京）有限公司
- 2013-09-18 - 2015-03-25 - G11C14/00
- 本发明提供了一种存储装置及其数据保护方法。所述存储装置，包括：非易失性的第一存储单元；易失性的第二存储单元；状态检测单元，用于检测所述存储装置的状态，以生成预判信号；以及存储控制单元，用于控制所述第一存储单元和所述第二存储单元，其中，当所述存储控制单元接收所述预判信号时，控制将所述第二存储单元中存储的数据转移到所述第一存储单元，并且停用所述第二存储单元。
- 锁存装置-201420646523.9
- 裴志刚 - 上海斐讯数据通信技术有限公司
- 2014-10-31 - 2015-03-11 - G11C14/00
- 本实用新型涉及一种信号存储技术领域，尤其涉及一种终端通信设备用锁存装置。包括锁存电路，连接于所述终端通信设备的控制单元与所述终端通信设备中与所述控制单元相匹配的控制器件之间。与现有技术相比，本实用新型具有的优点是：于终端通信设备的控制单元重启过程中，通过锁存电路，将控制单元输出的控制端信号锁存，使控制器件被维持原状态不便。避免了在系统重启过程中，因控制单元输出信号的变化对控制器件产生不利影响。
- 一种用于智能卡非易失性存储器的掉电保护方法-201310053262.X
- 路倩;杨征军;丁义民;王庆林;王强;杨帆;张星;姜达 - 北京同方微电子有限公司
- 2013-02-19 - 2014-08-20 - G11C14/00
- 一种用于智能卡非易失性存储器的掉电保护方法，涉及智能卡技术领域。本发明方法步骤为：1）创建操作时，从逻辑地址空闲/占用表LOGICMAP中查找连续逻辑空间，标记为占用；从物理地址空闲/占用表PHYMAP中查找空闲物理页，写入初始化数据，并标记为占用；将物理页与逻辑页的映射关系更新到逻辑页与物理页的映射表LOGICPHYMAP中。2）更新操作时，从逻辑页与物理页的映射表LOGICPHYMAP中查找物理地址OLDPAGE，从物理地址空闲/占用表PHYMAP中查找空闲页NEWPAGE，将数据写入，标记物理地址空闲/占用表PHYMAP中对应NEWPAGE位置为占用。本发明可以用较少的空间代价、较少的非易失性存储器擦写次数，实现掉电保护和磨损平衡。
- 非挥发性动态随机存取存储器装置、方法及单元阵列-201310308857.5
- 王立中 - 闪矽公司
- 2013-07-22 - 2014-05-21 - G11C14/00
- 本发明一种非挥发性动态随机存取存储器装置、方法及单元阵列，该装置包含：一非挥发性存储器元件，包含一电荷储存材质、一控制栅极电极、一第一源极电极、一第一漏极电极以及一基底电极；以及一动态随机存取存储器元件，其中，动态随机存取存储器元件包含：一存取晶体管，包含一栅极电极、一第二源极电极以及一第二漏极电极；以及一储存电容器，包含一第一板状电极以及一第二板状电极；第一板状电极、第一漏极电极以及第二漏极电极形成一储存节点。本发明在非挥发性动态随机存取存储器单元阵列中，无须放大和缓冲中间数据，可直接将储存在非挥发性存储器元件的数据载入至对应的动态随机存取存储器元件，达到高速度存取非挥发性数据的功效。
- 具有类似RAM和ROM单元的半导体存储器-201310150378.5
- 丹·克里斯蒂安·劳恩·延森 - GN瑞声达A/S
- 2013-04-26 - 2013-10-30 - G11C14/00
- 本发明涉及具有类似RAM和ROM单元的半导体存储器。一种半导体存储器，包括：易失性存储器单元的阵列，其中易失性存储器单元中的一个具有连接在第一存储器单元电路中的晶体管；以及具有连接在第二存储器单元电路中的晶体管的至少一个非易失性存储器单元，其中第一存储器单元电路中的晶体管比第二存储器单元电路中的晶体管至少多一个。
- 采用非易失性存储器的电磁编码器控制电路-201120367218.2
- 王偲 - 北京博瑞托普科技有限公司
- 2011-09-30 - 2013-01-23 - G11C14/00
- 本实用新型提供了一种采用非易失性存储器的编码器控制电路，其特征在于包括：智能芯片、电磁芯片、非易失性存储器和通讯电路模块，其中所述智能芯片包括微处理器及相关的外围电路，分别与电磁芯片、非易失性存储器和通讯电路模块相连接，用来控制电磁芯片、非易失性存储器和通讯电路模块的工作；所述电磁芯片与电磁编码器转轴上的磁体相感应，采集所述转轴的机械转动信号并将其转化为脉冲信号；所述非易失性存储器与智能芯片相连接，存储智能芯片处理后的数据；所述通讯电路模块与编码器外部电缆进行连接，输入和输出电磁编码器的电路信号。
- 具有掉电数据保持功能的触发器-201110164882.1
- 陈后鹏;王倩;蔡道林;金荣;陈小刚;宋志棠 - 中国科学院上海微系统与信息技术研究所
- 2011-06-17 - 2012-12-19 - G11C14/00
- 本发明提供一种具有掉电数据保持功能的触发器，应用于集成电路系统中，其至少包括：具有数据输出端及数据恢复置位端的双置位端触发单元；用于根据电源电压发出掉电或上电置位信号的电源监测单元；用以生成set或reset信号的信号生成单元；以及相变存储单元，该相变存储单元在掉电时写入与所述set或reset信号相对应的数据至所述存储器中，在上电时，自所述存储器中读出存储的数据并输出给所述双置位端触发单元的数据恢复置位端，以使所述双置位端触发单元恢复掉电数据，藉此发明以实现数据保持所需的操作时间在纳秒量级以及可长时间保持的目的，进而降低高速掉电数据保护电路设计的成本。
- 用于存储器备份的电力隔离-201110166868.5
- J·于;G·J·皮奇里洛;P·B·崇 - LSI公司
- 2011-06-21 - 2012-07-11 - G11C14/00
- 本发明涉及用于存储器备份的电力隔离。本发明公开了一种电力隔离与备份系统。当检测到电力故障情况时，临时储存装置被转储清除到SDRAM。在转储清除之后，接口被中断，而且去除除该SDRAM子系统之外的芯片的大部分的电力。该SDRAM子系统将数据从SDRAM拷贝到闪存存储器。在该过程中，数据可以被加密和/或可以计算数据完整性签名。为了恢复数据，该SDRAM子系统将数据从闪存存储器拷贝到SDRAM。在该过程中，被恢复的数据可以被解密和/或可以检查数据完整性签名。
- 基于相变存储单元的非易失性JK触发器电路及实现方法-201110434392.9
- 亢勇;陈邦明 - 上海新储集成电路有限公司
- 2011-12-22 - 2012-06-13 - G11C14/00
- 本发明公开了一种基于相变存储单元的非易失性JK触发器及其实现方法，包括JK触发器单元和相变存储单元；所述JK触发器单元与所述相变存储单元串联连接。本发明基于相变存储单元的非易失性JK触发器具有位级存储以及恢复的能力，可以在实现传统JK触发器功能的同时，还可以使JK触发器在掉电时保存其当前状态，并能在电源恢复后恢复到掉电之前的状态。本发明具有不破坏原有触发器功能，与CMOS工艺兼容的特点。
- 基于相变存储单元的非易失性T触发器电路及实现方法-201110434367.0
- 亢勇;陈邦明 - 上海新储集成电路有限公司
- 2011-12-22 - 2012-05-02 - G11C14/00
- 本发明公开了一种基于相变存储单元的非易失性T触发器及其实现方法，包括T触发器单元和相变存储单元；所述T触发器单元与所述相变存储单元串联连接。本发明基于相变存储单元的非易失性T触发器具有位级存储以及恢复的能力，可以在实现传统T触发器功能的同时，还可以使T触发器在掉电时保存其当前状态，并能在电源恢复后恢复到掉电之前的状态。本发明具有不破坏原有触发器功能，与CMOS工艺兼容的特点。
- 基于相变存储单元的非易失性D触发器电路及实现方法-201110405917.6
- 亢勇;陈邦明 - 上海新储集成电路有限公司
- 2011-12-08 - 2012-04-25 - G11C14/00
- 本发明公开了一种基于相变存储单元的非易失性D触发器及其实现方法，包括D触发器单元和相变存储单元；所述D触发器单元与所述相变存储单元串联连接。本发明基于相变存储单元的非易失性D触发器具有位级存储以及恢复的能力，可以在实现传统D触发器功能的同时，还可以使D触发器在掉电时保存其当前状态，并能在电源恢复后恢复到掉电之前的状态。
- 板载固态硬盘防瞬间掉电造成固件丢失的电路-201120243861.4
- 刘建成 - 惠州大亚湾华北工控实业有限公司
- 2011-07-12 - 2012-02-22 - G11C14/00
- 本实用新型涉及到固态硬盘存储防数据丢失技术，具体涉及板载固态硬盘防瞬间掉电造成固件丢失的电路，包括精准电压源提供模块、比较器和逻辑控制器件，所述精准电压源提供模块的输入端与电源电连接，精准电压源提供模块的输出端与比较器的输入端I电连接，比较器的输入端II与外部电源电连接，比较器的输出端与逻辑控制器件的输入端I电连接，所述逻辑控制器件的输出端与闪存芯片的写保护控制接口电连接，所述逻辑控制器件的输入端II与固态硬盘控制器的主复位信号接口电连接。所述逻辑控制器件为逻辑与器件。本实用新型可在瞬间掉电时，保护固态硬盘的固件不会丢失，在较低的成本下彻底解决由于电力系统不稳定而导致的板载固态硬盘固件丢失的问题。
- 非易失性静态随机存取存储器元件-200910170438.3
- 施秉嘉;石忠勤 - 联华电子股份有限公司
- 2009-08-26 - 2011-03-30 - G11C14/00
- 非易失性静态随机存取存储器元件包含一易失性电路和一非易失性电路。在电源持续供应的一般操作环境下，易失性电路能提供高速数据读取；在外部电源因故中断和重新恢复的期间，非易失性电路利用一反向电路和一非易失性可抹除可编程存储器电路来提供数据备份，因此能保存先前易失性电路内存的数据。
- 锁存装置及锁存方法-200910133384.3
- 安江智由;王楠;周平;古炯均;张宁;骆川 - 丰田自动车株式会社;上海华虹NEC电子有限公司
- 2009-04-07 - 2010-10-13 - G11C14/00
- 本发明涉及锁存装置及锁存方法，该锁存装置包括：与电源布线连接的整流元件；与所述整流元件的正向侧连接的电容器；第一锁存电路，其在所述电容器的电容器电压下工作、并根据第一锁存信号锁存输入数据；输出第三锁存信号的滤波电路，其使比所述第一锁存信号延迟的第二锁存信号通过低通滤波器来产生该第三锁存信号；无效化电路，其通过检测所述电源布线的电源电压的下降来使所述第二锁存信号无效；以及第二锁存电路，其在所述电容器电压下工作，并根据所述第三锁存信号锁存所述第一锁存电路的输出数据。
- 一种适于CMOS集成的暂态存贮电路及其使用方法-200810224195.2
- 马长明;吴行军 - 北京同方微电子有限公司
- 2008-10-27 - 2010-06-09 - G11C14/00
- 一种适于CMOS集成的暂态存贮电路及其使用方法，涉及射频识别(Radio Frequency Identification，RFID)技术领域。本发明的一种暂态存贮电路由依次相连的访问控制电路、暂态存贮单元和输出灵敏放大器组成。标签芯片数字电路的复位信号PODR和输入数据信号D IN经访问控制电路写入暂态存贮单元，暂态存贮单元的暂存数据输出Vc经输出灵敏放大器放大后由数据线D_OUT输出。本发明能解决无源射频识别应用中由于标签芯片短时掉电造成识别效率下降的问题，降低了标签识别的时间成本，提高了无源射频标签的识别效率，具有经济、简便的特点。
- 易失性存储器与数据保持电路-200810108641.3
- 吴信贤;冯连兴 - 笙泉科技股份有限公司
- 2008-05-30 - 2009-12-02 - G11C14/00
- 本发明涉及一种能保持数据一段时间的易失性存储器，其利用数据保存电路在电源断开后仍能提供电力一段时间，而保持储存于内存的数据。数据保存电路包括二极管与电容，当内存连接电源时，由电源供应内存的存储单元及控制电路所需的电力，并对电容进行充电，一旦电源断开后，则由电容向内存的存储单元供电一段期间。
- 一种用于无源射频识别标签芯片的掉电暂态存储器-200810112077.2
- 曹海涛;吴行军;郝先人;马长明;李永明 - 北京同方微电子有限公司
- 2008-05-21 - 2009-11-25 - G11C14/00
- 一种用于无源射频识别标签芯片的掉电暂态存储器，涉及电路领域的存储器技术。本发明由电源电压VDD供电，包括：基准电流源，为存储单元和判决逻辑提供偏置电流；控制单元，根据数字电路给出的复位信号RESET和待存信息STM_IN产生控制信号对存储单元进行操作；偏置电压产生电路，将基准电流源产生的基准电流转换为基准电压，作为判决逻辑的参考信号；存储单元，根据控制单元的指令，对待存信息进行暂态存储；判决逻辑，比较存储单元存储内容和基准电压的关系，将模拟信号转换成数字信号STM_OUT输出给数字电路。本发明可将标签芯片掉电前的状态信息或者数字电路的中间状态短时间存储，提高该短距离无线通信的效率和稳定性。
- 一种适于CMOS集成的暂态存贮电路-200820122996.3
- 马长明;吴行军 - 北京同方微电子有限公司
- 2008-10-27 - 2009-10-07 - G11C14/00
- 一种适于CMOS集成的暂态存贮电路，涉及射频识别(Radio Frequency Identification，RFID)技术领域。本实用新型的一种暂态存贮电路由依次相连的访问控制电路、暂态存贮单元和输出灵敏放大器组成。标签芯片数字电路的复位信号PODR和输入数据信号D_IN经访问控制电路写入暂态存贮单元，暂态存贮单元的暂存数据输出Vc经输出灵敏放大器放大后由数据线D_OUT输出。本实用新型能解决无源射频识别应用中由于标签芯片短时掉电造成识别效率下降的问题，降低了标签识别的时间成本，提高了无源射频标签的识别效率，具有经济、简便的特点。
- 专利分类
