[发明专利]多芯片初始化方法及装置在审
| 申请号： | 201710064383.2 | 申请日： | 2017-02-04 |
| 公开（公告）号： | CN108399932A | 公开（公告）日： | 2018-08-14 |
| 发明（设计）人： | 朱骏 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | G11C7/20 | 分类号： | G11C7/20;G06F9/4401 |
| 代理公司： | 深圳市世纪恒程知识产权代理事务所 44287 | 代理人： | 胡海国 |
| 地址： | 518057 广东省深圳市南山*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了多芯片初始化方法及装置，其中该方法包括：根据各芯片在初始化进程中不同任务之间的依赖关系确定当前可初始化任务，其中，该当前可初始化任务独立于其他初始化任务；以同一时间作为初始化起点，对该当前可初始化任务进行初始化处理；清除该当前可初始化任务的依赖关系，确定待初始化任务中的下一可初始化任务，直至所有待初始化任务都完成初始化。通过本发明，解决了相关技术中不支持不同类型芯片的问题，提高多芯片并行初始化的程度。 | ||
| 搜索关键词： | 初始化 多芯片 依赖关系 芯片 初始化处理 并行 进程 | ||
【主权项】：
1.一种多芯片初始化方法，其特征在于，包括：根据各芯片在初始化进程中不同任务之间的依赖关系确定当前可初始化任务，其中，所述当前可初始化任务独立于其他初始化任务；以同一时间作为初始化起点，对所述当前可初始化任务进行初始化处理；清除所述当前可初始化任务的依赖关系，确定待初始化任务中的下一可初始化任务，直至所有待初始化任务都完成初始化。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710064383.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 基于自适应校准的存储器预设调节-201910149651.X
- P.S.达姆勒;房伟;A.法齐奥 - 英特尔公司
- 2019-02-28 - 2019-10-11 - G11C7/20
- 本发明涉及基于自适应校准的存储器预设调节。一种存储器设备包括具有多个非易失性存储器单元的存储器阵列，所述非易失性存储器单元将数据存储为存储器单元的置位或复位状态。非易失性存储器单元可以是基于电阻的存储器，其基于存储器单元的电阻状态来存储数据。耦合到存储器阵列的控制器周期性地对存储器阵列的存储器单元的置位和复位裕度进行采样。响应于检测到裕度变化，该系统可以自适应地调节用于区分置位状态和复位状态的预设电气设置。
- 存储电路-201822206708.9
- 侯丽丽 - 北京旷视科技有限公司
- 2018-12-26 - 2019-06-28 - G11C7/20
- 本实用新型实施例提供一种存储电路。存储电路包括复位电路和存储器芯片，复位电路包括电源配电开关芯片，电源配电开关芯片的电压输出引脚连接存储器芯片的电源引脚。根据本实用新型实施例的存储电路，为待复位的存储器芯片配备附加的复位电路，该复位电路中的电源配电开关芯片的电压输出引脚连接存储器芯片的电源引脚，这样通过电源配电开关芯片可以控制存储器芯片的电源输入，进而可以控制存储器芯片的复位。
- 多芯片初始化方法及装置-201710064383.2
- 朱骏 - 中兴通讯股份有限公司
- 2017-02-04 - 2018-08-14 - G11C7/20
- 本发明提供了多芯片初始化方法及装置，其中该方法包括：根据各芯片在初始化进程中不同任务之间的依赖关系确定当前可初始化任务，其中，该当前可初始化任务独立于其他初始化任务；以同一时间作为初始化起点，对该当前可初始化任务进行初始化处理；清除该当前可初始化任务的依赖关系，确定待初始化任务中的下一可初始化任务，直至所有待初始化任务都完成初始化。通过本发明，解决了相关技术中不支持不同类型芯片的问题，提高多芯片并行初始化的程度。
- 用于SONOS存储器的复位电路及复位方法-201711163636.8
- 刘芳芳 - 上海华虹宏力半导体制造有限公司
- 2017-11-21 - 2018-04-20 - G11C7/20
- 本发明公开了一种用于SONOS存储器的复位电路及复位方法，每一latch电路对应一复位电路，每一复位电路控制其对应的latch电路进行复位，形成一个子单元，所述SONOS电路即由多个子单元形成阵列；所述每个复位电路，增加一个电容来控制复位时间，同时将多个复位电路以及latch电路进行分组，每组的多个复位电路的电容编号从C1～Cn，n为非零的自然数，且为每组的复位电路单元个数。本发明在复位电路中增加电容，并将复位电路与page latch电路进行分组，每组内的复位由电容控制复位时序，能保证每组的复位时间不同，有效降低复位时的瞬态电流。
- 在静态随机存取存储器重置操作期间用于对静态随机存取存储器位单元加电压或电流偏压的电路及相关系统及方法-201480040983.X
- 柴家明;萨坦德拉·库玛·莫亚 - 高通股份有限公司
- 2014-07-29 - 2018-03-27 - G11C7/20
- 本发明揭示在静态随机存取存储器SRAM重置操作期间用于电压或电流偏压SRAM位单元的电路。还揭示相关系统及方法。为了在单个重置操作中重置多个SRAM位单元，偏压电路经设置且耦合到所述多个SRAM位单元。偏压电路经配置以在提供到SRAM位单元的功率骤降到在操作功率电平以下的骤降功率电平之后在重置操作期间将电压或电流偏压施加到SRAM位单元。在SRAM位单元的功率恢复到操作功率电平时施加偏压，由此迫使所述SRAM位单元进入所要状态。以此方式，在无需来自重置电路的增强的驱动强度的情况下且在无需提供专用SRAM位单元的情况下，SRAM位单元可在单个重置操作中得以重置。
- 具有软错误紊乱免疫的易失性存储器元件及其操作方法-201510363047.9
- B·B·皮德森 - 阿尔特拉公司
- 2010-01-19 - 2017-12-22 - G11C7/20
- 本发明提供一种存储器元件，其即使承受高能原子微粒冲击也呈现对软错误紊乱事件的免疫。存储器元件可以均具有10个晶体管，包括2个地址晶体管和相互连接以形成双态元件的4个晶体管对。诸如真实清除线和补偿清除线的清除线可以引导到与特定晶体管对相关联的正供电端子和接地供电端子。在清除操作期间，可使用清除线对晶体管对中的一些或者全部选择性地断电。这就帮助清除操作，其中通过地址晶体管驱动逻辑零值并且减少交叉流涌动。
- 快闪存储器装置及其运作方法-201310361784.6
- 萧力硕 - 慧荣科技股份有限公司
- 2013-08-19 - 2017-06-06 - G11C7/20
- 一种快闪存储器装置。一快闪存储器，包括数个页。一控制器耦接于上述快闪存储器，并包括一运算单元、一错误更正码解码器以及一处理单元。上述运算单元接收来自于上述快闪存储器且对应于一读取命令的上述页的数个位元组，并根据每一上述位元组中每一位元的逻辑电平而得到一运算结果。上述错误更正码解码器根据一错误更正码，对上述页的上述数个位元组进行解码。上述处理单元根据已解码的上述数个位元组来判断上述页是否为有效数据，以及当上述页为非有效数据时，根据上述运算结果来判断上述页是否为一空页。
- 用于限流地给节点再充电的电路-201310322139.3
- 托马斯·库埃纳蒙德 - 英飞凌科技股份有限公司
- 2013-07-29 - 2016-12-28 - G11C7/20
- 根据实施例，本发明提供了一种电路，具有输出节点、第一电位变化级和第二电位变化级，第一电位变化级设置用于对输入信号做出反应将输出节点与供电电位相连接，第二电位变化级设置用于在输出节点的电位与供电电位之间的差低于预先确定的极限值时，将输出节点与供电电位相连接。
- 调节相变存储器单元-201280052438.3
- N·帕潘德雷奥;C·波齐迪斯 - 国际商业机器公司
- 2012-10-10 - 2016-10-26 - G11C7/20
- 建议了一种用于调节至少一个相变存储器PCM单元的方法。该PCM单元的特征在于多个预定义的特征或特质。针对预调节，向PCM施加至少一个调节脉冲，使得该多个预定义特征中的至少一个选定特征被改变至期望值。
- DIMM设备控制器监控器-201480070892.0
- G.S.卢卡斯;K.B.德尔帕帕;R.W.埃利斯 - 桑迪士克科技有限责任公司
- 2014-11-25 - 2016-10-12 - G11C7/20
- 在此所描述的各种实现方式包括用于使得能够在双列直插存储器模块(DIMM)中的控制器处执行用于所述DIMM的监控功能的系统、方法和/或设备。所述方法包括：在上电时，确定提供给所述DIMM的电源电压。根据满足电源标准的确定，所述方法包括：(1)执行一个或多个上电操作，包括启动使用计数器；(2)监视所述DIMM的温度；(3)针对预定触发事件集合中的一个或多个的发生而监视所述DIMM；以及(4)响应于检测到所述预定触发事件集合之一，记录与检测到的预定事件对应的信息。
- 净化存储装置的方法和设备-201210017898.4
- 川村俊二 - 株式会社日立制作所
- 2012-01-19 - 2013-02-06 - G11C7/20
- 本发明涉及净化存储装置的方法和设备。本发明的系统和方法用于擦除存储系统的数据和/或净化存储系统。在使用诸如闪速存储器装置或硬盘驱动器(HDD)之类的存储装置的存储系统中，系统和方法使用存储装置的初始化功能来擦除数据。存储系统中的存储装置可以具有擦除存储装置的所有块的初始化功能。系统和方法还检查初始化功能和媒体类型以确定初始化功能是否可用于确定装置的优化的净化过程。
- 一种电子盘双重数据销毁的方法-201010600142.3
- 刘升;张玉东;史宝祥 - 西安奇维测控科技有限公司
- 2010-12-17 - 2012-07-11 - G11C7/20
- 一种电子盘双重数据销毁的方法，该方法具有双重数据销毁模式，分别是擦除数据销毁和烧毁数据销毁；擦除数据销毁由输入信号干扰滤波电路和控制器电路组成；烧毁数据销毁由输入信号干扰滤波电路、过流保护电路、烧毁控制电路和保护电路组成。本发明使用擦除和烧毁两种方式执行数据销毁，擦除方式使盘具有可重用性，而烧毁方式可以达到快速数据销毁的目的并使盘彻底损毁。以上两中数据销毁方式在特殊场合下可以结合使用，以提高数据销毁的可靠性，具体为：先执行擦除数据销毁功能然后执行烧毁数据销毁功能。
- 一种减少DDR2初始化时间的方法-201110415028.8
- 李静;刘朝辉;窦晓光;张磊;白宗元;纪奎 - 曙光信息产业（北京）有限公司
- 2011-12-13 - 2012-04-25 - G11C7/20
- 本发明提供了一种减少DDR2初始化时间的方法，采用错峰叠加的刷新方法。本发明提供的减少DDR2初始化时间的方法，因为第一个和第二个刷新命令之间的时间间隔远远小于T，大幅减少DDR2初始化时间，提高初始化效率，降低功耗。
- 页面擦除的非易失性半导体存储器-201110277283.0
- 金镇祺 - 莫塞德技术公司
- 2007-03-26 - 2012-03-28 - G11C7/20
- 在非易失性半导体存储器中，可以擦除少于整块的一个或者多个页面。通过导通晶体管施加选择电压到多个所选择字线中的每一个并且通过导通晶体管施加未选择电压到所选择块的多个未选择字线中的每一个。衬底电压被施加到所选择块的衬底。可以施加公共选择电压到每一所选择字线并且施加公共未选择电压到每一未选择字线。选择和未选择电压可以被施加到选择块的任意字线。可以应用页面擦除验证操作到具有多个所擦除页面和多个未擦除页面的块。
- 信号产生电路及相关储存装置-200910226405.6
- 张宏志;林明宗;李振荣;赖哲宏 - 智微科技股份有限公司
- 2009-11-17 - 2011-05-18 - G11C7/20
- 本发明提供一种信号产生电路以及相关储存装置。本发明的信号产生电路用以产生一控制信号以控制该储存装置中由一控制器所控制的至少一储存单元与该控制器中至少其一的运作。该信号产生电路包含有：一电压输入单元与一电压检测单元。该电压检测单元可以因应该电压输入单元所输出的该待检测电压来快速地切换其所产生的该控制信号，因此可避免于电源关闭时，该控制器因电压不稳定所引发的非预期操作可能造成的数据毁损。
- 一种电阻随机存储器的置位操作方法-200910050945.3
- 林殷茵;王明;吕杭炳;周鹏 - 复旦大学
- 2009-05-08 - 2010-11-10 - G11C7/20
- 本发明属于不挥发存储器技术领域，具体涉及一种电阻随机存储器的置位操作方法。本发明通过脉冲幅度以步进式增长的多个脉冲对电阻随机存储器进行一次置位操作，使每个电阻随机存储器、或者每个电阻随机存储器的每次置位操作在最合适的置位操作电压上进行，避免了置位操作中“过编程”的现象，从而提高电阻随机存储器置位后的Ron值，有利于降低后续复位操作的功耗。
- 防止高电压存储干扰的方法和电路-200880101808.1
- J·S·朝伊;王彦卓 - 飞思卡尔半导体公司
- 2008-06-25 - 2010-07-07 - G11C7/20
- 一种电路和方法减小了在存储器阵列(12)中由两个电源电压下降到预定值以下所引起的干扰。存储器控制逻辑(22)使用逻辑电源域来工作。比逻辑电源域的电压高的电压响应于振荡器(18)振荡而产生。该较高电压被用来操作存储器阵列(12)。当逻辑电源域至少达到第一电平或值时，用存储器控制逻辑(22)来控制振荡器(18)的工作。当逻辑电源域在第一电平以下时，振荡器(18)被禁用。振荡器(18)的禁用具有防止产生较高电压的作用。这有利于在较高电压可能没有得到适当控制时防止较高电压到达存储器阵列(12)。
- 一种Nand Flash擦除均衡的方法及装置-200910260369.5
- 熊泉 - 中兴通讯股份有限公司
- 2009-12-17 - 2010-06-16 - G11C7/20
- 本发明公开了一种实现擦除均衡的方法及装置，方法包括：至少设置第一擦除次数阈值和小于或等于第一擦除次数阈值的第二擦除次数阈值；至少设置第一使用频率阈值和大于或等于第一使用频率阈值的第二使用频率阈值；根据第一擦除次数阈值、第二擦除次数阈值、第一使用频率阈值和第二使用频率阈值，将Nand Flash的物理块划入不同的物理块区间内；根据逻辑块的使用频率和原有映射关系，将逻辑块分别映射到相应物理块区间内的物理块上。本发明通过将擦除次数较高的物理块映射到使用频率较低的逻辑块上，限制擦除次数较高的物理块增加的擦除次数，对Nand Flash的各个物理块的擦除次数进行均衡，避免了因为部分物理块的擦除次数过高造成存储空间减少，提高了NandFlash寿命。
- 半导体存储器件和用于半导体存储器件的复位方法-200810184940.5
- 高野将 - 恩益禧电子股份有限公司
- 2008-12-23 - 2009-07-01 - G11C7/20
- 本发明提供了一种半导体存储器件和用于半导体存储器件的复位方法。本发明的实施例的示例性方面是半导体存储器件，其包括：上电复位发生器，其根据电源电压的电平而输出第一复位信号；命令解码器，其根据外部控制引脚的输入而移至模式设定状态并根据从地址引脚输入的命令而输出模式设定信息；MRS控制器，其根据模式设定信息而输出模式复位信号(MRSPON信号)；以及复位电路，其根据模式复位信号和第一复位信号而输出第二复位信号，所述第二复位信号对操作控制部分的每个电路进行初始化。
- 页面擦除的非易失性半导体存储器-200780020353.6
- 金镇祺 - 莫塞德技术公司
- 2007-03-26 - 2009-06-17 - G11C7/20
- 在非易失性存储器中，可以擦除少于整块的一个或者多个页面。通过导通晶体管施加选择电压到多个所选择字线中的每一个并且通过导通晶体管施加未选择电压到所选择块的多个未选择字线中的每一个。衬底电压被施加到所选择块的衬底。可以施加公共选择电压到每一所选择字线并且施加公共未选择电压到每一未选择字线。选择和未选择电压可以被施加到选择块的任意字线。可以应用页面擦除验证操作到具有多个所擦除页面和多个未擦除页面的块。
- 存储器重设装置-200710166989.3
- 黄岚;刘士豪 - 英业达股份有限公司
- 2007-11-08 - 2009-05-13 - G11C7/20
- 本发明公开了一种存储器重设装置，其包括第一反相电路、逻辑电路与多个第二反相电路。第一反相电路接收北桥芯片所产生的控制信号，并产生第一信号，其中控制信号用以控制多个存储器的重设。逻辑电路用以将第一信号与指示信号进行逻辑运算，并产生第二信号，其中指示信号用以指示电脑系统的各元件上电完成。多个第二反相电路分别耦接于逻辑电路与存储器之间。第二反相电路用以将第二信号反相，并分别产生多个重设信号至上述存储器，以对上述存储器进行重设。
- 专利分类
