[发明专利]用于同步DDR兼容存储器的协调的模块内RAS特征有效
申请号: | 201710125176.3 | 申请日: | 2017-03-03 |
公开(公告)号: | CN107153616B | 公开(公告)日: | 2023-09-08 |
发明(设计)人: | 张牧天;牛迪民;郑宏忠;林璇渶;金寅东;崔璋石 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | G06F12/02 | 分类号: | G06F12/02;G06F13/16;G11C11/406;G11C16/14;G11C29/42 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 邵亚丽 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种存储器模块包括存储器阵列、接口和控制器。存储器阵列包括存储器单元的阵列,并且被配置为双列直插存储器模块(DIMM)。DIMM包括多个连接,这些连接已经从标准DIMM引脚分配配置改用以将存储器设备的操作状态连接到主机设备。接口耦合到存储器阵列和DIMM的多个连接以将存储器阵列通过接口连接到主机设备。控制器耦合到存储器阵列和接口,并且控制存储器阵列的至少一个刷新操作、控制存储器阵列的纠错操作、控制存储器阵列的存储器擦除操作并且控制阵列的损耗均衡控制操作,并且控制器与主机设备连接。 | ||
搜索关键词: | 用于 同步 ddr 兼容 存储器 协调 模块 ras 特征 | ||
【主权项】:
一种存储器模块,包括:存储器阵列;接口,所述接口耦合到所述存储器阵列以将所述存储器阵列通过接口连接到主机设备,所述接口包括已从标准双列直插式存储器模块引脚分配配置改用的多个连接,以将存储器设备的反馈状态信息接口连接到所述主机设备;以及控制器,所述控制器耦合到所述存储器阵列和所述接口,所述控制器用于控制所述存储器阵列的刷新操作、控制所述存储器阵列的纠错操作、控制所述存储器阵列的存储器擦除操作、并且控制所述阵列的损耗均衡控制操作中的至少一个,并且所述控制器用于通过所述接口从所述主机设备接收命令,并且当接收到所述命令时,响应于所接收到的命令,通过与由所述控制器控制的操作相关的所述接口向所述主机设备提供所述反馈状态信息。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710125176.3/,转载请声明来源钻瓜专利网。