[发明专利]用于在执行浮点减法时估计移位量的装置和方法在审
| 申请号： | 201711385896.X | 申请日： | 2017-12-20 |
| 公开（公告）号： | CN108694037A | 公开（公告）日： | 2018-10-23 |
| 发明（设计）人： | 大卫·雷蒙德·鲁茨;伊恩·迈克尔·考尔菲尔德 | 申请（专利权）人： | ARM有限公司;安谋科技（中国）有限公司 |
| 主分类号： | G06F7/504 | 分类号： | G06F7/504;G06F7/57 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人： | 林强 |
| 地址： | 英国*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及用于在执行浮点减法时估计移位量的装置和方法。提供了用于在执行减法运算生成差值时估计移位量的装置和方法。移位估计电路确定将被应用于差值的估计移位量。移位估计电路包括有效数分析电路，用于根据对两个浮点运算数的有效数值的分析生成第一位串，第一位串标识差值内的被预测为具有被设置为确定值的位的最高有效位位置。移位限制电路由指数值生成标识移位限制位位置的第二位串。移位限制电路具有计算电路，计算电路用于针对第二位串的位位置的至少一个子集中的每个位位置执行使用指数值的位的关联计算以确定针对第二位串内的该位位置的值。组合电路由第一位串和第二位串生成组合位串，移位确定电路根据组合位串确定估计移位量。 | ||
| 搜索关键词： | 位串 移位量 位位置 移位限制 移位 电路 估计电路 计算电路 浮点 减法 有效位位置 分析电路 浮点运算 减法运算 组合电路 有效数 子集 关联 预测 应用 分析 | ||
【主权项】：
1.一种装置，包括：处理电路，用于执行减法运算以从第一浮点运算数的第一有效数值中减去第二浮点运算数的第二有效数值，来生成差值；以及移位估计电路，用于确定将被应用于所述差值的估计移位量，所述移位估计电路包括：有效数分析电路，用于根据对所述第一有效数值和所述第二有效数值的分析来生成第一位串，所述第一位串标识所述差值内的最高有效位位置，所述最高有效位位置被预测为具有被设置为确定值的位；移位限制电路，用于由指数值生成标识移位限制位位置的第二位串，所述移位限制电路具有计算电路，所述计算电路用于针对所述第二位串的位位置的至少一个子集中的每个位位置执行使用所述指数值的位的关联计算，以确定针对所述第二位串内的该位位置的值，所述关联计算针对不同的位位置是不同的；组合电路，用于由所述第一位串和所述第二位串生成组合位串；以及移位确定电路，用于根据所述组合位串确定所述估计移位量。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于ARM有限公司;安谋科技（中国）有限公司，未经ARM有限公司;安谋科技（中国）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711385896.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种应用于可逆逻辑电路4位串行加法器的电路-201821198893.5
- 王仁平;刘东明;钱慧 - 福州大学
- 2018-07-27 - 2019-02-05 - G06F7/504
- 本实用新型涉及一种应用于可逆逻辑电路4位串行加法器的电路，包括4个HNG门电路；每个HNG门电路包括4个输入端口和4个输出端口，4个输入端口为：A端口、B端口、C端口、D端口，4个输出端口为：S端口、R端口、Q端口以及P端口；第一HNG门电路的S端口与第二HNG门电路的C端口相连，第二HNG门电路的S端口与第三HNG门电路的C端口相连，第三HNG门电路的S端口与第四HNG门电路的C端口相连。本实用新型与采用互补CMOS电路实现的HNG门电路相比，存在使用MOS数量少，面积小，传播延时少，性能好。
- 用于在执行浮点减法时估计移位量的装置和方法-201711385896.X
- 大卫·雷蒙德·鲁茨;伊恩·迈克尔·考尔菲尔德 - ARM有限公司;安谋科技（中国）有限公司
- 2017-12-20 - 2018-10-23 - G06F7/504
- 本公开涉及用于在执行浮点减法时估计移位量的装置和方法。提供了用于在执行减法运算生成差值时估计移位量的装置和方法。移位估计电路确定将被应用于差值的估计移位量。移位估计电路包括有效数分析电路，用于根据对两个浮点运算数的有效数值的分析生成第一位串，第一位串标识差值内的被预测为具有被设置为确定值的位的最高有效位位置。移位限制电路由指数值生成标识移位限制位位置的第二位串。移位限制电路具有计算电路，计算电路用于针对第二位串的位位置的至少一个子集中的每个位位置执行使用指数值的位的关联计算以确定针对第二位串内的该位位置的值。组合电路由第一位串和第二位串生成组合位串，移位确定电路根据组合位串确定估计移位量。
- 位串行加法器-201320190802.4
- 胡建东;刘勇材;包春;李春林;覃潇伟;马瑞超;赵兴虎;周勇;张勇;王正云 - 西华大学
- 2013-04-16 - 2013-11-20 - G06F7/504
- 本实用新型公开了一种位串行加法器，包括综合计算模块和移位寄存器，综合计算模块的本位进位信号输出端Cout1与移位寄存器的本位进位信号输入端Cin1连接，移位寄存器的前一位进位信号输出端Cout2与综合计算模块的前一位进位信号输入端Cin2连接，综合计算模块的求和结果Result通过数据串行输出端口串行输出，操作数Num（0,1）串行输入到综合计算模块。时钟脉冲信号与移位寄存器的时钟脉冲输入端相连，复位信号分别连接到综合计算模块的复位端RST1和移位寄存器的复位端RST2。本实用新型对数据采用串行输入和串行输出，不仅可以简化电路结构、减少连接器件、降低成本，还可以实现任意位数的加法操作，运用灵活。
- 专利分类
