[发明专利]以最小保持时间对脉冲锁存器计时的自适应脉冲发生电路有效
| 申请号： | 201780055167.X | 申请日： | 2017-08-11 |
| 公开（公告）号： | CN110121839B | 公开（公告）日： | 2023-06-13 |
| 发明（设计）人： | S·S·宋;郑成煜;郑韩武;吴泰祐;G·纳拉帕蒂;P·奇达姆巴拉姆 | 申请（专利权）人： | 高通科技公司;延世大学大学工业基金会 |
| 主分类号： | H03K3/012 | 分类号： | H03K3/012;H03K3/017;H03K3/037 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;张虓 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了用于以最小保持时间来对脉冲锁存器进行计时的自适应脉冲发生电路。在一个方面，一种自适应脉冲发生电路采用被配置为基于脉冲锁存器的数据输入信号和基于数据输出的信号的基于XOR的函数来提供脉冲发生信号的动态的基于XOR的逻辑门。下拉保持器电路被配置为当时钟信号处于有效状态时，响应于脉冲发生信号处于无效状态而将脉冲发生信号拉到地电压。逻辑电路被配置为响应于脉冲发生信号和时钟信号处于有效状态而生成用于对脉冲锁存器进行计时的自适应脉冲信号。该配置使得自适应脉冲信号的脉冲宽度与脉冲锁存器的输入到输出延迟相对应。 | ||
| 搜索关键词： | 最小 保持 时间 脉冲 锁存器 计时 自适应 发生 电路 | ||
【主权项】：
1.一种用于为脉冲锁存器生成自适应脉冲信号的自适应脉冲发生电路，包括：动态的基于XOR的逻辑门，包括：时钟输入，被配置为接收时钟信号；第一输入，被配置为接收所述脉冲锁存器的数据输入信号；第二输入，被配置为接收所述脉冲锁存器的基于数据输出的信号；以及输出，被配置为：响应于所述时钟信号处于无效状态而提供处于有效状态的脉冲发生信号；并且响应于所述时钟信号处于有效状态，而提供处于符合所述数据输入信号和所述基于数据输出的信号的基于XOR的函数的状态的所述脉冲发生信号；下拉保持器电路，被配置为响应于所述脉冲发生信号处于无效状态、并且所述时钟信号处于有效状态，而将所述脉冲发生信号拉到地电压；以及逻辑电路，被配置为响应于所述脉冲发生信号和所述时钟信号处于有效状态，而生成具有与所述脉冲锁存器的输入到输出延迟相对应的脉冲宽度的所述自适应脉冲信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通科技公司;延世大学大学工业基金会，未经高通科技公司;延世大学大学工业基金会许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201780055167.X/，转载请声明来源钻瓜专利网。
