[发明专利]序列验证有效

专利信息
申请号: 201780061291.7 申请日: 2017-08-02
公开(公告)号: CN109891425B 公开(公告)日: 2022-11-15
发明(设计)人: 马尔科·马凯蒂;尼古拉斯·菲舍尔;杰尔姆·珀莱因 申请(专利权)人: 耐瑞唯信有限公司
主分类号: G06F21/72 分类号: G06F21/72;G06F21/55
代理公司: 北京银龙知识产权代理有限公司 11243 代理人: 曾贤伟;许静
地址: 瑞士舍索-*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 公开了一种在包括指令序列的例如密码操作的操作执行环境中监视执行的方法。监视从主处理器向例如密码处理器的一个或多个辅助处理器以序列发送的用于执行操作的指令,使用验证信息验证指令序列。该方法包括响应于序列验证成功,启动从执行环境输出操作结果,或者响应于序列验证失败,生成验证失败信号。
搜索关键词: 序列 验证
【主权项】:
1.一种在包括指令序列的操作的执行环境中监视执行的方法,该方法包括:监视从主处理器向一个或多个辅助处理器以序列发送的用于执行所述操作的指令;使用验证信息验证所述指令序列;以及以下操作中的至少一个:响应于序列验证成功,启动从执行环境输出操作结果;以及响应于序列验证失败,生成验证失败信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于耐瑞唯信有限公司,未经耐瑞唯信有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201780061291.7/,转载请声明来源钻瓜专利网。

同类专利
  • 数据处理方法及系统-202280003742.2
  • 郭永伟;谢美伦 - 华为技术有限公司
  • 2022-01-14 - 2023-10-10 - G06F21/72
  • 本申请实施例提供了一种数据处理方法及系统,该系统包括第一硬件引擎和第二硬件引擎,以及与每个硬件引擎硬线连接的AO存储单元,第一硬件引擎可在TEE或SEE中,利用从AO存储单元读取的根密钥对密钥明文加密;第二硬件引擎可在REE中利用所述根密钥对密钥密文解密,并使用解密后的密钥明文,来对应用的数据进行加解密操作。该系统可使应用的密钥明文全程不出硬件,达到硬件级别安全,且AO存储单元为软件不可读,仅在所述数据处理系统初始化时被写入一次所述第一根密钥,可提升密钥密文的破解难度,另外,可在REE中使用解密后的密钥明文,来对应用的数据进行加解密,无需切换运行环境,可提升数据加解密性能。
  • 模块认证-202280012635.6
  • S·C·贝斯特;T·沃吉尔桑;M·A·汉布格尔;M·E·马森;H·汉德舒;C·E·哈姆佩尔;K·L·怀特 - 拉姆伯斯公司
  • 2022-02-25 - 2023-09-29 - G06F21/72
  • 非对称密钥加密系统用于生成用于认证存储器模块的加密证书。该证书是基于认证器(例如,主机系统)为了获得证书可从存储器模块上的至少一个器件读取的未被读取的信息而生成的。例如,用于认证模块的证书可以被存储在串行存在检测器件的非易失性存储器中。然而,证书本身至少部分基于从存储器模块上的至少一个其他器件读取的信息。该其他器件的示例包括寄存时钟驱动器、(多个)DRAM器件和/或(多个)数据缓冲器器件。在一个实施例中,从器件(例如,DRAM)读取的信息可以基于从在集成电路制造期间自然且不可避免地发生的物理变化中推导出的一个或多个器件指纹。
  • 设备和通信方法-202280010233.2
  • 伊恩·奈杰尔·哈维 - 安赛飞保安有限公司
  • 2022-01-13 - 2023-09-08 - G06F21/72
  • 一种设备,包括:输入;存储器;以及处理器模块,被配置为:在所述存储器中存储定义与第一用户相关联的第一隔离环境的信息;响应于通过所述输入接收的请求,运行所述第一隔离环境;在所述第一隔离环境中认证所述第一用户,并且如果所述第一用户被认证,则在所述第一隔离环境中与所述第一用户建立第一安全连接;以及响应于通过所述第一安全连接接收的用户命令,在所述第一隔离环境中执行对应于所述用户命令的第一操作。
  • 解密和变体处理-201780077364.1
  • D·布兰肯贝克勒;N·科拉罗维奇;N·兹穆基克;T·安德烈 - 西部数据技术公司
  • 2017-12-23 - 2023-07-21 - G06F21/72
  • 本发明涉及包括至少一个加密字节范围的多个字节范围,该多个字节范围形成用于在播放器设备输出的内容中提供数字水印的变体样本。将包括一个或多个加密字节范围的多个字节范围在安全存储器中进行排序并存储在不安全存储器中,以对所述排序的多个字节范围进行进一步处理。在另一方面,多个字节范围形成从播放器设备输出的内容的样本并且包括至少一个双重加密的字节范围。多个字节范围存储在安全存储器中,并且至少一个双重加密的字节范围被部分地解密以生成至少一个解密的单次加密字节范围。多个字节范围使用至少一个解密的单次加密字节范围代替至少一个双重加密的字节范围而存储在不安全存储器中。
  • 物理不可克隆函数PUF装置-201880001101.7
  • 王文轩;沈健;李运宁 - 深圳市为通博科技有限责任公司
  • 2018-08-10 - 2023-06-23 - G06F21/72
  • 本申请实施例涉及PUF装置和输出随机序列的方法,该PUF装置包括:至少一个PUF单元和至少一个处理单元,该至少一个PUF单元中第一PUF单元包括两个MOS管,该两个MOS管的两个源极连接相同的输入电压;该两个MOS管的两个栅极浮空;该两个MOS管的两个漏极分别与该至少一个处理单元中的第一处理单元连接,该第一处理单元用于:在该输入电压大于或者等于预设电压时,根据该两个MOS管的两个漏极输出的两个结果之间的差异,输出与该第一PUF单元对应的第一随机值。本申请实施例的该PUF装置结构简单,实现功能过程中无物理破坏,不易从装置端被破解。
  • 具有组合的函数的加密ASIC-201980033363.6
  • E·L·罗德里格斯德卡斯特罗;S·V·雷迪 - 布洛克钱恩阿西克斯公司
  • 2019-03-18 - 2022-07-22 - G06F21/72
  • 启用变换的集成电路被提供有组合的变换/散列块,例如用于加密工作证明系统。启用变换的集成电路将用于变换函数的部件嵌入在启用变换的集成电路的加密数据路径内的散列函数部件中。可以在集成电路的制造之后配置组合的变换/散列块,以将多个数学变换函数中的任一个体现为电路,因此使得用户能够系统地修改由集成电路执行的加密操作,同时保持专用集成电路的高性能和效率特性。实施例修改散列函数的内部中间状态变量以对输入信息进行变换和散列化。还提供了方法和计算机程序产品实施例。该技术能够灵活地在区块链系统、数字版权管理、安全令牌、以及其他与加密相关的领域内部署专用集成电路(ASIC)。
  • 利用设备标识符的嵌入式设备在整个设备生命周期的安全性-202080046030.X
  • M·西蒙斯 - 微芯片技术股份有限公司
  • 2020-03-26 - 2022-02-11 - G06F21/72
  • 本发明公开了一种装置,该装置包括具有设备配置文件的数据库,和设备编程器。该设备编程器包括指令。该指令在由处理器读取和执行时使得设备编程器识别电子设备的设备标识符。基于该设备标识符,进一步使得设备编程器访问来自数据库的设备数据。基于设备数据,进一步使得设备编程器确定电子设备的存储器的可被写入的区域。基于对电子设备的存储器的可被写入的区域的确定,进一步使得设备编程器将数据写入存储器的该区域。
  • 安全计算网络设备和方法-201980092430.1
  • 刘菲;徐俊 - 华为技术有限公司
  • 2019-04-20 - 2021-09-28 - G06F21/72
  • 本公开涉及用于安全计算的技术。一方面包括网络设备,包括包含指令的非暂时性存储器;以及一个或多个处理器,与非暂时性存储器通信。一个或多个处理器执行指令以接收并处理网络中的路由请求;向网络发送网络设备能够执行安全计算的指示;根据从输入设备通过网络接收的输入执行安全计算;确保安全计算的结果作为安全计算的正确结果是可信的;以及将安全计算的可信结果提供给连接到所述网络的结果设备。
  • 安全逻辑到物理高速缓存-201980043994.6
  • Z·舒伯欧科斯弗;A·特罗亚;F·蒂齐亚尼;A·蒙代洛 - 美光科技公司
  • 2019-06-28 - 2021-06-22 - G06F21/72
  • 各种实例针对一种主机装置,其包括存储器系统、主机装置存储器和处理器。所述处理器被编程为从所述存储器系统接收第一逻辑到物理L2P指针消息,所述第一L2P指针消息包括第一L2P指针和第一数字签名。所述处理器至少部分地基于所述第一L2P指针和密码密钥执行密码操作,且至少部分地基于所述密码操作验证所述第一数字签名。所述处理器将所述第一L2P指针高速缓存在所述主机装置存储器处。
  • 密码系统-201980062019.X
  • R·桑卡瓦利;A·瓦尔马;C·C·潘;P·C·麦卡锡;H·霍恩格 - 赛灵思公司
  • 2019-09-11 - 2021-04-30 - G06F21/72
  • 一种电路布置,包括加密电路和解密电路。密码壳电路具有发送通道以及与发送通道并行的接收通道。发送通道包括耦接到加密电路的加密接口电路。加密接口电路基于明文输入包中的数据确定第一密码参数,并将第一密码参数和明文输入包输入到加密电路。接收通道包括耦接到解密电路的解密接口电路。解密接口电路基于密文输入包中的数据确定第二密码参数,并且将第二密码参数和密文输入包输入到解密电路。加密电路基于第一密码参数对明文输入包进行加密,解密电路基于第二密码参数对密文输入包进行解密。
  • 基于加密操作修改数据片段-201980059562.4
  • J·蒙希尔;M·丹尼尔森 - 美光科技公司
  • 2019-08-23 - 2021-04-20 - G06F21/72
  • 可在存储器子系统处接收主机数据。可进行所述主机数据超出与加密操作相关联的阈值大小的确定。所述主机数据可基于与所述加密操作相关联的所述阈值大小而分离成片段。所述片段中的每一个可基于所述加密操作而加密。此外,加密的片段可存储于存储器子系统处。
  • 存储器高效的硬件加密引擎-201980049863.9
  • 马可·温布拉德;马克库·瓦哈泰尼;詹姆斯·尼瓦拉;马蒂·蒂凯宁;汉努·塔尔维蒂 - 北欧半导体公司
  • 2019-05-29 - 2021-03-16 - G06F21/72
  • 一种硬件加密引擎(8)包括用于通过存储器总线接收输入数据的直接存储器存取(DMA)输入模块(13),及加密模块(15)。所述加密模块(15)包括具有输入寄存器长度的输入寄存器(20),及配置成对所述输入寄存器(20)中的数据执行加密操作的电路系统(22)。所述硬件加密引擎(8)还包括长度小于所述输入寄存器长度的两倍的输入对齐缓冲器(16),及用于对所述输入对齐缓冲器(16)中的输入数据执行对齐操作的对齐电路系统(23)。所述硬件加密引擎(8)配置成在缓冲不大于所述输入对齐缓冲器(16)的所述长度的输入数据量之后,将由所述DMA输入模块(13)所接收的输入数据从所述存储器总线(10)传送到所述加密模块(15)的所述输入寄存器(20)。
  • 加密密钥分布-201980043834.1
  • 弗兰克·奥纳;吉恩-巴普蒂斯特·布雷洛 - 北欧半导体公司
  • 2019-05-02 - 2021-02-19 - G06F21/72
  • 一种集成电路装置(1)包括处理器(5)、硬件密钥存储系统(12)以及密钥总线(13)。所述硬件密钥存储系统(12)包括非易失性密钥存储存储器(12a),所述非易失性密钥存储存储器包含密钥寄存器和地址寄存器,所述密钥寄存器用于存储加密密钥,所述地址寄存器用于存储针对所述加密密钥的目的地存储器地址。所述硬件密钥存储系统(12)进一步包括:输出逻辑(12b),所述输出逻辑用于通过所述密钥总线(13)将所述加密密钥发送到所述目的地存储器地址;以及一次写入逻辑(12b),所述一次写入逻辑用于阻止地址被写入到所述地址寄存器,除非所述地址寄存器处于擦除状态。
  • 具有本地时间单元以生成时间戳的数据处理加速器-201980037261.1
  • 刘勇;程越强;欧阳剑;韦韬 - 百度时代网络技术(北京)有限公司;百度(美国)有限责任公司
  • 2019-01-04 - 2021-02-09 - G06F21/72
  • DP加速器(405)包括一个或多个执行单元(EU),被配置为:响应于从通过总线联接的主机系统接收指令来执行数据处理操作。该DP加速器(405)包括:安全单元(1020),被配置为:建立并维护与主机系统的安全信道,以交换与数据处理操作相关联的命令和数据。该DP加速器(405)包括:时间单元(2003),联接到安全单元(1020),以向安全单元(1020)提供时间戳服务,其中,时间单元(2003)包括:时钟发生器,用于在本地生成时钟信号,而不必从外部源获取时钟信号。该时间单元包括:时间戳生成器,联接到时钟生成器,以基于时钟信号生成时间戳;以及电源,向时钟发生器和时间戳发生器供电。
  • 密钥加密处理-201980016725.0
  • N·A·埃克尔;S·D·切克 - 美光科技公司
  • 2019-01-31 - 2020-10-23 - G06F21/72
  • 一种设备包括用以产生媒体加密密钥以对数个存储器组件中的数据加密的加密密钥产生器,其中所述加密密钥产生器经配置以包覆所述媒体加密密钥以产生经加密媒体加密密钥。所述经加密媒体加密密钥是存储于非易失性存储器中。所述设备包括具有使用所述经加密媒体加密密钥将所述设备转变到安全状态及从所述安全状态转变的指令的固件。
  • 包括电路编码变换函数的加密ASIC-201780006769.6
  • E·L·罗德里格斯德卡斯特罗;A·G·波特;S·V·雷迪 - 布洛克钱恩阿西克斯有限责任公司
  • 2017-01-13 - 2020-03-03 - G06F21/72
  • 提供了用于在加密工作证明系统中使用的启用变换的集成电路。启用变换的集成电路包括嵌在启用变换的集成电路的加密数据路径内的其它电路部件当中的变换块。变换块可以在集成电路的制造之后的时间被配置以具体化为多个数学变换函数中的任一个的电路,因而使用户能够系统性地修改由集成电路执行的加密操作的结果,同时保持专用集成电路的高性能和效率特性。本文公开的技术的实施例在工作证明验证系统例如私有区块链系统、公共区块链系统、数字版权管理、安全令牌和其它加密相关领域内的专用集成电路的部署中提供到此为止不可达到的水平的灵活性。
  • 用于托管虚拟机的加密证实资源-201480047807.9
  • 奈奇凯斯·拉奥·波特莱派利;埃里克·杰森·布兰德温;马修·肖恩·威尔逊 - 亚马逊技术有限公司
  • 2014-07-01 - 2018-09-25 - G06F21/72
  • 使代表用户用于执行虚拟机的计算资源的配置能够被加密证实或验证的方法。当用户请求供应虚拟机时,虚拟化计算环境的操作人员可以初始虚拟机的两相启动。在第一相中,操作人员在主机计算设备上供应虚拟机,并且获取在主机计算设备上的软件和/或硬件资源的加密测量。操作人员可随后将那些加密测量提供到请求虚拟机的用户。如果用户认可加密测量,那么操作人员可继续进行第二相并在主机上实际启动虚拟机。在一些情况下,操作人员可将加密测量与一列认可的测量比较以确定主机计算设备对于托管虚拟机是否是可接受的。
  • 用于检测时钟窜改的设备和方法-201480010097.2
  • 克里斯·蒂里;马修·斯科特·麦格雷戈;陶宇聪 - 高通股份有限公司
  • 2014-03-10 - 2018-03-27 - G06F21/72
  • 本发明揭示一种用于检测时钟窜改的方法。在所述方法中,提供多个可重设延迟线段。在与最小延迟时间相关联的可重设延迟线段和与最大延迟时间相关联的可重设延迟线段之间的可重设延迟线段各自与离散地增加的延迟时间相关联。在与时钟相关联的时钟评估时段期间提供单调信号。使用所述多个可重设延迟线段中的每一者来延迟所述单调信号以产生相应多个经延迟的单调信号。使用所述时钟来触发评估电路,所述评估电路使用所述多个经延迟的单调信号来检测时钟故障。
  • 用于维持安全时间的方法和设备-201380047121.5
  • 佩尔·斯塔尔;哈坎·恩隆德;马丁·霍旺;赫尔维·西贝尔 - 意法爱立信有限公司
  • 2013-09-11 - 2017-08-25 - G06F21/72
  • 公开了一种维持计算装置的安全时间的示例性方法,其中,一个或多个处理器实现富执行环境(REE)和独立的可信执行环境(TEE)。所述TEE维持实时时钟(RTC),实时时钟提供RTC时间给所述REE。RTC偏移被存储在非易失性存储器中,其中,所述RTC偏移指示RTC时间和受保护的基准(PR)时间之间的差值。响应于来自所述REE的用于读取RTC时间的请求,当前RTC时间被返回至REE。响应于来自所述REE的用于调节RTC时间的请求,以相同的量调节RTC时间和相应的RTC偏移,使得所述PR时间不被RTC调节所改变。还公开了可操作以执行所述方法的示例性计算装置。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top