[发明专利]一种基于RISC-V架构芯片采用软件实现中断嵌套的方法有效
| 申请号： | 201810339587.7 | 申请日： | 2018-04-16 |
| 公开（公告）号： | CN108595256B | 公开（公告）日： | 2020-12-29 |
| 发明（设计）人： | 段志杰;胡振波;刘凌云 | 申请（专利权）人： | 武汉市聚芯微电子有限责任公司 |
| 主分类号： | G06F9/48 | 分类号： | G06F9/48;G06F15/78 |
| 代理公司： | 武汉东喻专利代理事务所(普通合伙) 42224 | 代理人： | 赵伟 |
| 地址： | 430000 湖北省武汉市东湖*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于RISC‑V架构芯片采用软件实现中断嵌套的方法，进入中断时在堆栈分配空间将相关通用寄存器、记录当前断点位置的寄存器压栈保护。判断中断类型，将相应控制状态寄存器压栈保护；将外部中断中最高优先级的中断设置为在执行时不被任何其他中断嵌套；对外部中断中的非最高优先级的中断通过将PLIC的阈值设置为当前外部中断优先级来实现不同级别外部中断之间的嵌套；通过设置定时器中断使能、软件中断使能以及外部中断使能的组合来实现三种类型中断之间的嵌套优先级，并在执行非最高优先级的外部中断、定时器中断、软件中断时打开全局中断；优先将PLIC阈值出栈实现更快的中断响应；该方法可显著提高RISC‑V架构芯片对于更高优先级中断的响应能力。 | ||
| 搜索关键词： | 一种 基于 risc 架构 芯片 采用 软件 实现 中断 嵌套 方法 | ||
【主权项】：
1.一种基于RISC‑V架构芯片采用软件实现中断嵌套的方法，其特征在于，进入中断时，将堆栈指针减去预设的数值以在堆栈中预先分配一定空间将相关通用寄存器、记录当前断点位置的寄存器进行压栈保护；根据中断类型将相应控制状态寄存器压栈保护然后修改控制状态寄存器；执行中断时，将外部中断中最高优先级的中断的优先级设置为在执行时不被任何其他中断嵌套；对外部中断中的非最高优先级的中断，则通过将PLIC的阈值设置为当前外部中断优先级来实现不同级别外部中断之间的嵌套；通过设置定时器中断使能、软件中断使能以及外部中断使能的组合，在软件层面上构成外部中断优先级高于定时器中断、定时器中断优先级高于软件中断来实现外部中断、定时器中断、软件中断之间的嵌套优先级，并在执行非最高优先级的外部中断、定时器中断、软件中断时打开全局中断；在中断结束后出栈时将堆栈指针加上减去的数值恢复入栈前的数值以回到中断前的断点处。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉市聚芯微电子有限责任公司，未经武汉市聚芯微电子有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810339587.7/，转载请声明来源钻瓜专利网。
