[发明专利]对重要区域加强防护的芯片顶层金属防护层布线方法在审
| 申请号： | 201811165211.5 | 申请日： | 2018-09-30 |
| 公开（公告）号： | CN109585419A | 公开（公告）日： | 2019-04-05 |
| 发明（设计）人： | 赵毅强;甄帅;辛睿山;蔡里昂;赵子龙 | 申请（专利权）人： | 天津大学 |
| 主分类号： | H01L23/528 | 分类号： | H01L23/528;H01L23/00;G06F17/50 |
| 代理公司： | 天津市北洋有限责任专利代理事务所 12201 | 代理人： | 刘国威 |
| 地址： | 300072*** | 国省代码： | 天津;12 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及芯片技术，信息安全等领域，为利用该方法可以提高顶层金属线走线密度，减小关键区域的屏蔽线失效面积，增加攻击者分析电路难度，达到对于芯片的关键区域进行重点保护的目的。能有效防止攻击者通过拍照分析反向工程，FIB等攻击手段获取芯片内部数据，提高芯片关键区域的安全系数。为此，本发明采取的技术方案是，对重要区域加强防护的芯片顶层金属防护层布线方法，先依据实际芯片大小规划布线区域面积和每个区域的防护水平，将顶层金属屏蔽层分成几个布线区域；再根据布线区域的安全系数将每个布线单元进行布线填充，每个区域中的走线数量根据安全等级的上升而递增。本发明主要应用于芯片设计制造场合。 | ||
| 搜索关键词： | 芯片 布线区域 顶层金属 关键区域 布线 安全系数 重要区域 防护层 走线 攻击 防护 芯片内部数据 顶层金属线 布线单元 反向工程 防护水平 分析电路 芯片技术 芯片设计 信息安全 重点保护 面积和 屏蔽层 屏蔽线 减小 填充 拍照 递增 应用 制造 规划 分析 安全 | ||
【主权项】：
1.一种对重要区域加强防护的芯片顶层金属防护层布线方法，其特征是，先依据实际芯片大小规划布线区域面积和每个区域的防护水平，将顶层金属屏蔽层分成几个布线区域；再根据布线区域的安全系数将每个布线单元进行布线填充，每个区域中的走线数量根据安全等级的上升而递增；完成后将检测信号从防护层的左侧某些端口输入，完整的通过布线层，在右侧进行检测信号的输出，检测信号完整性，判断是否收到攻击，并判断被攻击的区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于天津大学，未经天津大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811165211.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 天线以及半导体装置-201910360628.5
- 山内茂树;越地福朗 - 拉碧斯半导体株式会社
- 2019-04-30 - 2019-11-12 - H01L23/528
- 本发明提供能够改善天线的增益与天线的尺寸之间的折衷的关系的天线以及半导体装置。天线包含：第一导体部，其具有供一对差动信号的一方输入的供电点；第二导体部，其具有供一对差动信号的另一方输入的供电点，且在与第一导体部之间隔开间隙而设置；以及第三导体部，其连接第一导体部与第二导体部，间隙具有其宽度沿着从第三导体部分离的方向变宽的部分。
- 走线结构、显示基板及显示装置-201710297280.0
- 王本莲;王丽;陈义鹏;左岳平;刘政 - 京东方科技集团股份有限公司;成都京东方光电科技有限公司
- 2017-04-28 - 2019-11-01 - H01L23/528
- 本发明提供一种走线结构、显示基板及显示装置，属于显示技术领域，其可解决现有的走线结构易断裂的问题。本发明的走线结构，包括多条镂空图案串，每个镂空图案串包括多个沿走线结构的延伸方向设置的镂空图案，每个镂空图案包括镂空区域和非镂空区域，一个所述镂空图案串中任意两个相邻的所述镂空图案的非镂空区域，与和该镂空图案串相邻的另一镂空图案串中的一个所述镂空图案的非镂空区域至少部分叠置；且各个所述镂空图案的镂空区域之间均无重叠。本发明的走线结构特别适用于柔性显示中。
- 半导体装置及其制造方法-201610128625.5
- 小仓圭辅 - 富士电机株式会社
- 2016-03-07 - 2019-10-25 - H01L23/528
- 针对高温工作、大电流规格、薄晶片化、小型化、低损耗要求，本发明提供具有保证高质量、高可靠性的半导体元件上的配线结构的半导体装置。本发明提供具有以下特征的半导体装置及其制造方法，即，包括：绝缘电路基板(13)；安装在绝缘电路基板上的半导体元件(17)；层叠在绝缘电路基板上的第一绝缘树脂层(21)；经由窗口部与半导体元件接触的镀铜配线(11)，其中，窗口部形成在第一绝缘树脂层上并可与半导体元件接触；以及，层叠以密封所述镀铜配线的第二绝缘树脂层(22)。
- 互连布线配置-201510512709.4
- 钱治国;K·艾京;D-W·金 - 英特尔公司
- 2015-08-19 - 2019-10-22 - H01L23/528
- 本公开内容的实施例涉及互连布线配置及相关技术。在一个实施例中，提供了一种装置，包括：基板；第一布线层，所述第一布线层被设置在基板上并具有第一多条迹线；以及第二布线层，所述第二布线层被设置为直接相邻于所述第一布线层并具有第二多条迹线，其中，第一多条迹线中的第一迹线的宽度大于第二多条迹线中的第二迹线的宽度。可以说明和/或要求保护其他实施例。
- 半导体结构及其制造方法-201610551196.2
- 林瑀宏;黄俊贤;陈奕铮 - 台湾积体电路制造股份有限公司
- 2016-07-14 - 2019-10-15 - H01L23/528
- 本发明揭露一种半导体结构及其制造方法。半导体结构包含导电结构、介电层，及多个导电特征。介电层位于导电结构上，并具有多个通孔(through hole)，且至少一通孔曝露导电结构。导电特征分别位于通孔中。至少一导电特征具有一底表面及至少一侧壁。导电特征的底表面及侧壁交会以形成一内角。两个相邻的导电特征的内角之间的差异约小于3度或实质上约等于3度。
- 半导体器件-201410422025.0
- 松井孝二郎;阪本雄彦;梅津和之;宇野友彰 - 瑞萨电子株式会社
- 2014-08-25 - 2019-10-08 - H01L23/528
- 本发明涉及半导体器件。提高半导体器件的性能。在半导体衬底(SB)的主面的LDMOSFET形成区域(LR)形成有相互并联连接而构成功率MISFET的多个单位MISFET元件。在半导体衬底(SB)的主面的驱动电路区域(DR)还形成有控制功率MISFET的栅极电压的控制电路。在半导体衬底(SB)上还形成有具有由同种金属材料构成的多个布线层的布线结构。形成于LDMOSFET形成区域(LR)的多个单位MISFET元件的栅电极(GE)彼此之间经由极布线(M1G、M2G、M3G)而相互电连接，所述极布线分别形成在由同种金属材料构成的多个布线层的全部布线层上。
- 半导体器件-201610726103.5
- 金敬勋;梁宇成;黄志勋 - 三星电子株式会社
- 2016-08-25 - 2019-09-27 - H01L23/528
- 本公开提供一种半导体器件。该半导体器件包括形成在基板上的彼此间隔开的多个线图案，所述多个线图案具有第一宽度并在第一方向上平行于彼此延伸。所述多个线图案中的第一线图案可以包括在垂直于第一方向的第二方向上具有第二宽度的更宽部分，该第二宽度大于第一宽度。一个或多个第二线图案可以邻近于第一线图案定位并包括关于第一线图案的更宽部分共形地形成的共形部分。一个或多个第三线图案可以邻近于第二线图案定位并包括靠近一个或多个第二线图案的共形部分的端部。
- 半导体封装-201710850559.7
- 宋元辅;赵兴华;刘明琪;陈鸿胜 - 日月光半导体制造股份有限公司
- 2017-09-20 - 2019-09-20 - H01L23/528
- 本发明之一半导体封装包括：一钝化层(passivation layer)，其具有一第一表面及与该第一表面相对之一第二表面该钝化层界定自该第一表面延伸至该第二表面之一通孔(through hole)，其自该第一面延伸至该第二表面，该通孔进一步由该钝化层之一第一侧壁及一第二侧壁所界定；一第一传导层，其在该钝化层之该第一表面及该第一侧壁上；一第二传导层，其在该钝化层之该第二表面及该第二侧壁上；及一第三传导层，其系介于该第一传导层与该第二传导层之间。
- 具有栓塞的半导体器件-201810291816.2
- 不公告发明人 - 长鑫存储技术有限公司
- 2017-07-31 - 2019-08-30 - H01L23/528
- 本发明涉及一种具有栓塞的半导体器件，包括半导体衬底，在衬底表面形成介质层，介质层具有连通至衬底表面的孔洞以及第一平坦面，孔洞的开口暴露于第一平坦面；导电栓塞填充在孔洞中，导电栓塞为由第一导电层构成的均质实心体，导电栓塞具有第二平坦面，第二平坦面无凹陷且填满孔洞的开口，第二平坦面与第一平坦面在同一平面；阻挡层设置在孔洞表面与导电栓塞之间；第二导电层设置于衬底在孔洞底部的表面与孔洞底部的阻挡层之间；阻挡层具有环缘，显露于孔洞的开口中且在第一平坦面与第二平坦面之间，第二平坦面经由环缘与第一平坦面形成在一连续表面中。本发明半导体器件的导电栓塞具有无空隙、电阻低、可靠性高等优点。
- 使用纳米多孔金属锁定结构的互联体-201910064589.4
- 约翰·迈克·高厄德 - 脸谱科技有限责任公司
- 2019-01-23 - 2019-08-02 - H01L23/528
- 本申请涉及使用纳米多孔金属锁定结构的互联体。各实施方式涉及能够通过抵抗作用在互联体表面上的侧向力来保持互联体的对准的装置的设计。装置包括第一主体，第一主体包括第一表面，第一表面具有从第一表面突出的纳米多孔金属结构。装置进一步包括第二主体，第二主体包括第二表面，第二表面具有锁定结构，以在第一主体与第二主体的组装期间或组装后抵抗第一主体与第二主体之间的侧向力。
- 一种激光钻蚀活化通孔-201920240272.7
- 陈洁 - 苏州福唐智能科技有限公司
- 2019-02-26 - 2019-08-02 - H01L23/528
- 本实用新型提供了一种激光钻蚀活化通孔，其激光活化的铜层可以防止二次钻蚀时使得上部通孔孔径差距较大，克服了现有技术中一步直接钻孔导致的通孔上部的孔径过宽，不能满足较大的高宽比的需要；且活化的铜层可以作为后续的电镀的种子层，且通过激光活化的铜层，其表面粗糙度较大，具有很好的附着力。
- 半导体装置-201811360494.9
- 李基硕;金奉秀;金志永;韩成熙;黄有商 - 三星电子株式会社
- 2018-11-15 - 2019-07-19 - H01L23/528
- 一种半导体装置，包括多个导电结构，所述多个导电结构被布置在衬底上，并且在实质上垂直于第一方向的第二方向上彼此间隔开，其中多个导电结构中的每一个在第一方向上延伸。多个接触结构按照交替布置的方式被布置在导电结构之间，并且在第一方向上彼此间隔开。多个绝缘结构被布置在导电结构和接触结构之间的空间中。多个空气间隔件分别被布置在交替布置的多个导电结构和多个接触结构之间，并且在第一方向上彼此间隔开。
- 集成芯片及其形成方法-201610816528.5
- 彭士玮;赖志明;陈俊光;陈志良;杨超源;曾健庭;萧锦涛;刘如淦;严永松 - 台湾积体电路制造股份有限公司
- 2016-09-12 - 2019-07-19 - H01L23/528
- 本发明涉及具有双电源轨结构的集成芯片。在一些实施例中，集成芯片具有第一金属互连层，该第一金属互连层具有在第一方向上延伸的下金属布线。第二金属互连层具有通过第一通孔层耦合至下金属布线并且在下金属布线上方在垂直于第一方向的第二方向上延伸的多个连接销。第三金属互连层具有在下金属布线和连接销上方在第一方向上延伸的上金属布线。上金属布线通过布置在第一通孔层上方的第二通孔层的方式耦合至连接销。将连接销连接至下金属布线和上金属布线减小了连接至连接销的电流密度，从而减小电迁移和/或IR问题。本发明的实施例还涉及集成芯片及其形成方法。
- 包括导电图案的半导体器件及其制造方法-201811387764.5
- 申硕浩 - 三星电子株式会社
- 2018-11-20 - 2019-07-16 - H01L23/528
- 一种半导体器件包括衬底，衬底包括沿第一方向布置的第一区域和第二区域。第一导电图案在第一区域中在第一方向上延伸。第二导电图案在第一区域中在第一方向上延伸。第二导电图案与第一导电图案间隔开。第一间隔物沿着第一导电图案的侧壁、第二导电图案的侧壁以及第一区域与第二区域之间的边界在第一导电图案与第二导电图案之间延伸。第一导电图案与第二区域之间的距离小于第二导电图案与第二区域之间的距离。
- 半导体装置-201610341499.1
- 金珉修 - 三星电子株式会社
- 2016-05-20 - 2019-07-12 - H01L23/528
- 提供了一种半导体装置，所述半导体装置包括第一电轨、第二电轨、至少一个标准单元和至少一个电桥。第一电轨在基底上方沿第一方向延伸。第二电轨在基底上方沿第一方向延伸，第二电轨在与第一方向交叉的第二方向上与第一电轨隔开。至少一个标准单元从第一电轨和第二电轨接收第一电压。至少一个电桥在第二方向上连接第一电轨和第二电轨。第一电轨和第二电轨形成在第一金属层中，至少一个电桥形成在位于第一金属层下方的底金属层中。
- 具有支撑图案的半导体器件-201811508853.0
- 南奇亨;金奉秀;黄有商 - 三星电子株式会社
- 2018-12-11 - 2019-07-09 - H01L23/528
- 一种半导体器件包括：在半导体衬底上的多个柱；以及支撑图案，与柱的一些侧表面接触并将柱彼此连接，其中支撑图案包括暴露柱的其它侧表面的开口，每个柱包括与支撑图案接触的第一柱上部以及与支撑图案间隔开的第二柱上部，第二柱上部具有凹入斜面。
- 一种显示面板和显示装置-201711478505.9
- 陈敏 - 上海天马有机发光显示技术有限公司
- 2017-12-29 - 2019-07-09 - H01L23/528
- 本发明实施例提供一种显示面板和显示装置。该显示装置包括：第一电极，第一电极中包括多个第一电极块，任意相邻的第一电极块通过第一连接部相互电连接，在第一方向上，至少一个第一电极块包括至少一个第一沟道，至少一个第一沟道将对应的第一电极块分割成至少两个第一通道，至少两个第一通道中包括第一子通道和第二子通道，电信号通过第一子通道到达对应的第一连接部的时长大于电信号通过第二子通道到达对应的第一连接部的时长，采用上述设计，可以使通过第一子通道向第一连接部传输的电信号发生的突变较小和通过第一子通道向第一连接部传输的电信号发生的突变较小，进而降低了第一电极中电信号的衰减量，有利于提高第一电极的触控灵敏度。
- 在基板中嵌入磁结构的方法-201811424485.1
- S.瓦德拉马尼;P.查特杰;R.A.梅伊;R.S.贾因;L.A.林克;A.J.布朗;K.O.李;S.C.李 - 英特尔公司
- 2018-11-27 - 2019-07-05 - H01L23/528
- 描述了形成嵌入式感应器结构的方法/结构。实施例包括：在基板的介电材料上形成第一互连结构；在第一互连结构的表面上选择性地形成磁性材料；在磁性材料中形成开口；以及在开口中形成第二互连结构。然后在磁性材料上形成堆积层。
- 测试垫结构及半导体结构-201821935693.3
- 吴秉桓;许緁娗 - 长鑫存储技术有限公司
- 2018-11-22 - 2019-06-28 - H01L23/528
- 本公开提出一种测试垫结构及半导体结构，涉及半导体技术领域。该测试垫结构包括钝化层、介电层、通孔和测试垫。介电层，设置于所述钝化层的一侧，包括重布线层和导电体，所述重布线层具有测试部，所述导电体位于所述重布线层远离所述钝化层的一侧，且与所述测试部正对设置；通孔，穿过所述钝化层和所述测试部，并露出所述导电体，所述测试部的部分区域延伸至所述通孔内；测试垫，填充于所述通孔，且具有第一端和第二端，所述第一端与所述导电体连接，所述第二端凸出于所述钝化层。本公开的测试垫结构可提高导电能力，且便于测试。
- 一种实现局部互连的结构及方法-201510131865.6
- 亢勇;陈邦明 - 上海新储集成电路有限公司
- 2015-03-24 - 2019-06-25 - H01L23/528
- 本发明涉及半导体器件结构及其制造技术领域，尤其涉及一种利用控制栅实现局部互连的结构及方法。通过在Flash结构中将控制栅设置在浅沟道隔离结构的上方，利用控制栅做器件之间的局部互连，通过这些局部的互连线可以减小器件所用的层次，从而减小器件的面积，且不会造成器件串扰。
- 一种提高射频开关性能的射频晶体管、芯片及移动终端-201710440225.2
- 徐冠健;白云芳 - 唯捷创芯(天津)电子技术股份有限公司
- 2017-06-12 - 2019-06-21 - H01L23/528
- 本发明公开了一种提高射频开关性能的射频晶体管、芯片及移动终端。该射频晶体管包括第一金属层、第二金属层、多晶硅层及有源区，第一金属层通过接触孔与有源区连接，第一金属层通过通孔与第二金属层连接。本发明一方面通过使第二金属层布线方向与多晶硅层布线方向垂直，减少了多晶硅层与第一金属层之间的并行区域及接触孔、通孔的数量，使得关断电容变小。另一方面，充分利用第一金属层布线和接触孔节约下来的空间，增加相同芯片面积的空间容纳的射频晶体管的沟道宽度，从而减小导通电阻。通过减小关断电容及导通电阻，有效提高射频开关的性能。
- 用于换流器的电子组件-201510140880.7
- 布立基·N·僧伽;约翰·N·欧尼克;阿伦·费思科 - 迪尔公司
- 2015-03-27 - 2019-06-14 - H01L23/528
- 一种用于换流器的电子组件，包括具有介质层和金属电路布线的基板。多个端子布置成连接到直流电源。第一半导体和第二半导体在直流电源的端子之间连接到一起。第一金属岛(例如，条带)位于第一半导体和第二半导体之间的第一区域中。第一金属岛具有大于金属电路布线的高度或厚度。第一金属岛提供用于散热的散热器。
- 用于先进的集成电路结构制造的用于互连线的插塞-201811306690.8
- A.W.杨;I.金;A.坎达斯;M.L.哈滕多夫;C.P.奥思 - 英特尔公司
- 2018-11-05 - 2019-06-07 - H01L23/528
- 本公开的实施例属于先进的集成电路结构制造的领域，并且具体属于10纳米节点以及更小的集成电路结构制造和所得到的结构的领域。在示例中，一种集成电路结构包括在基板上方的层间电介质（ILD）层。导电互连线在ILD层中处于沟槽中，导电互连线具有第一部分和第二部分，第一部分与第二部分侧向相邻。电介质插塞处于导电互连线的第一部分和第二部分之间并且与导电互连线的第一部分和第二部分侧向相邻，电介质插塞包括金属氧化物材料。
- 显示装置驱动用半导体集成电路装置-201410510495.2
- 熊谷裕弘;纐纈政巳 - 辛纳普蒂克斯日本合同会社
- 2014-09-28 - 2019-06-04 - H01L23/528
- 本发明提供一种显示装置驱动用半导体集成电路装置，为将液晶显示装置用的驱动IC芯片安装在布线膜上，在布线膜上的布线和驱动器芯片上的金凸块电极间隔设ACF。此时，需要光学地观测驱动器芯片上的对位标记，以高精度对位来向布线膜上的ACF粘贴。因此，为确保所述标记的视认性，在对位标记配置区域中一般，不设置实际图案，而设置虚拟图案。但是，在这样的方式中可以明确，在驱动器芯片上，布局电路模块时的自由度会大幅降低。本申请发明是在LCD等的显示装置驱动IC芯片中，在其主面的对位标记配置区域中配置对位标记，在下层配置虚拟图案，并且在更下层配置实际图案。
- 探测传感器及其制备方法-201510443737.5
- 杨天伦;毛剑宏;刘孟彬 - 上海丽恒光微电子科技有限公司
- 2015-07-24 - 2019-05-31 - H01L23/528
- 本发明揭示了一种探测传感器，包括：半导体基底；隔离层，形成于所述半导体基底上；互连层，形成于所述隔离层上；第一插塞，形成于所述半导体基底上，并位于所述隔离层和互连层中，所述第一插塞与互连层形成电连接；导电垫片，形成于所述互连层上，并与所述互连层形成电连接；上层牺牲层，位于所述互连层上，并覆盖所述第一插塞和导电垫片；第二插塞，形成于所述上层牺牲层中，所述第二插塞的底部与所述导电垫片电连接；以及感应单元，形成于所述上层牺牲层上，所述感应单元与所述第二插塞电连接。本发明还提供一种探测传感器的制备方法。本发明的探测传感器及其制备方法，可以有效地提高感应单元的有效感应面积。
- 半导体集成电路-201610783800.4
- 林楷竣;池育德;李嘉富 - 台湾积体电路制造股份有限公司
- 2016-08-31 - 2019-05-07 - H01L23/528
- 本发明的实施例涉及一种半导体集成电路。该半导体集成电路包括衬底、第一晶体管和第一图案化的导电层。第一晶体管具有在衬底中的源极区域、漏极区域以及在衬底上的栅极区域。第一图案化的导电层电连接至第一晶体管的漏极区域。第一图案化的导电层包括第一区段、第二区段和可熔器件。
- 一种沟槽保护圈结构-201821785110.3
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-10-31 - 2019-05-07 - H01L23/528
- 一种沟槽保护圈结构，包括：基底，沟槽，字线结构，多个金属互连层，金属间介电层以及层间介电层。基底具有多个芯片区域以及位于相邻所述芯片区域间的保护圈区域。沟槽位于保护圈区域中。字线结构位于所述沟槽中。多个金属互连层位于所述基底上，呈层叠状设置。金属间介电层位于相邻所述金属互连层之间，其中所述金属间介电层中具有第一连接件，所述第一连接件连接上下相邻的所述金属互连层。层间介电层位于最底层的所述金属互连层与所述基底之间，其中所述层间介电层中具有第二连接件，所述第二连接件连接最底层金属互连层和所述字线结构。本实用新型的沟槽保护圈结构能够减少字线通道的泄露路径，同时能够避免浮动节点电位浮动。
- 半导体器件-201821514032.3
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-09-14 - 2019-04-16 - H01L23/528
- 提供一种半导体器件，包括至少一个互连结构，包括：衬底，衬底具有上表面和与上表面相对的下表面；位于衬底下表面的第一绝缘介质层；位于衬底上表面的第二绝缘介质层；第一连接垫，设置于第一绝缘介质层中；金属连接件，贯穿第一绝缘介质层的第一部份、衬底及第二绝缘介质层的第二部份，以连接第一连接垫，环绕孔形成于金属连接件的周围并贯穿衬底；内衬介质层，形成于环绕孔中，内衬介质层的膜厚度小于环绕孔由第一表面至第二表面的间隙二分之一，以形成空气间隙；内衬封盖，形成于内衬介质层上，以气闭密封空气间隙，空气间隙围绕金属连接件；以及第二连接垫，设置于第二绝缘介质层中并位于内衬封盖上，第二连接垫连接金属连接件。
- 一种硅通孔结构-201310241943.9
- 甘正浩 - 中芯国际集成电路制造（上海）有限公司
- 2013-06-18 - 2019-04-09 - H01L23/528
- 本发明涉及一种硅通孔结构，包括：硅通孔；以及与所述硅通孔相连接的反熔丝层；所述反熔丝层包括高K氧化物层，在施加电压的情况下，其电阻由高阻态转换到低阻态，在不施加电压的情况下，其电阻可由低阻态转换到高阻态。在本发明中通过设置所述金属层‑高K氧化物层的反熔丝层，实现了所述硅通孔的程序化，通过在电极上施加电压来控制所述硅通孔在不导通（高阻态）到导通（低阻态）之间的反复切换，消除了现有技术中一旦导通便不可逆的弊端。
- 芯片晶圆及其制作方法-201410203523.6
- 王志高 - 中芯国际集成电路制造（上海）有限公司
- 2014-05-14 - 2019-04-09 - H01L23/528
- 本申请公开了一种芯片晶圆及其制作方法，芯片晶圆包括：衬底；层间介质层，设置在衬底上，层间介质层上还开设有多个接触孔，接触孔沿垂直于衬底的方向贯穿层间介质层；金属层，设置在层间介质层上；以及多个连接部，一一对应地位于多个接触孔内，连接金属层与衬底；层间介质层包括第一区和围绕第一区的第二区，第一区和第二区上均设置有接触孔，第一区的厚度大于第二区的厚度。本申请将位于芯片晶圆的边缘的层间介质层的厚度减小，即使第二区变薄，从而使得接触孔能够更容易地贯穿层间介质层，避免出现接触孔无法贯穿层间介质层的问题，保障设置在接触孔中的连接部能够可靠地将金属层与衬底连接，提高了芯片晶圆的边缘部分的成品率。
- 专利分类
