[实用新型]一种地址可变的存储电路有效
| 申请号： | 201820568482.4 | 申请日： | 2018-04-19 |
| 公开（公告）号： | CN208156656U | 公开（公告）日： | 2018-11-27 |
| 发明（设计）人： | 伍平华 | 申请（专利权）人： | 珠海市芯频道电子科技有限公司 |
| 主分类号： | G06F12/10 | 分类号： | G06F12/10 |
| 代理公司： | 广州嘉权专利商标事务所有限公司 44205 | 代理人： | 梁嘉琦 |
| 地址： | 519000 广东省珠海市香*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种地址可变的存储电路，包括主存储芯片、从存储芯片、地址切换模块和选择按键；地址切换模块分别与主存储芯片的地址引脚和从存储芯片的地址引脚相连接，选择按键与地址切换模块相连接；地址切换模块根据选择按键的导通信号反向改变主存储芯片和从存储芯片中对应地址引脚的电平值。该存储电路，通过利用设置于打印机之上的选择按键，改变选择存储芯片的地址，使得打印机能够直接在两片分别储存有不同格式数据的存储芯片之间进行切换选择，不再需要使用计算机进行格式的更改，从而大大方便了用户的操作。 | ||
| 搜索关键词： | 存储芯片 地址切换 选择按键 存储电路 地址引脚 主存储 芯片 可变的 打印机 本实用新型 导通信号 格式数据 选择存储 储存 计算机 | ||
【主权项】：
1.一种地址可变的存储电路，其特征在于：包括用于储存第一组格式数据的主存储芯片(1)、用于储存第二组格式数据的从存储芯片(2)、用于分别对所述主存储芯片(1)及从存储芯片(2)进行地址设置的地址切换模块(3)和用于控制所述地址切换模块(3)进行工作的选择按键(4)；所述地址切换模块(3)分别与所述主存储芯片(1)的地址引脚和所述从存储芯片(2)的地址引脚相连接，所述选择按键(4)与所述地址切换模块(3)相连接；所述地址切换模块(3)根据所述选择按键(4)的导通信号反向改变所述主存储芯片(1)和从存储芯片(2)中对应地址引脚的电平值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海市芯频道电子科技有限公司，未经珠海市芯频道电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201820568482.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 跨域虚拟数据空间中区域划分及空间分配方法-201910412026.X
- 肖利民;宋尧;秦广军;霍志胜;韦冰;周汉杰 - 北京航空航天大学
- 2019-05-17 - 2019-09-06 - G06F12/10
- 本发明提出一种跨域虚拟数据空间中区域划分及空间分配方法，基于由分散自治存储资源聚合成的全局名字空间，通过跨域的统一区域划分方法实现全局数据的统一管理和访问，并基于虚拟视图实现优化全局数据放置的空间分配。首先，制定虚拟数据区域和虚拟存储空间的模型化表述，为区域划分及空间分配提供理论基础；然后研究数据区域划分机制，在全局名字空间节点中实现和记录定制化的数据区域划分，以支持全局数据的统一管理和访问；最后，研究虚拟存储空间分配方法，实现数据区域映射的虚拟存储空间的分配，将已定制的区域映射至底层实际的存储资源中。从而建立逻辑上的数据区域与实际物理资源间的映射关系，以支撑大型计算应用的全局统一调度。
- 已存地址转换的无效-201580008605.8
- 马修·卢西恩·埃文斯;哈科恩·拉尔斯-戈兰·佩尔松;杰森·帕克;加雷思·施托克韦尔;安德鲁·罗斯 - ARM有限公司
- 2015-02-03 - 2019-08-16 - G06F12/10
- 一种数据处理设备和一种处理数据的方法被公开，其中，在第一寻址系统中使用的第一地址和在第二寻址系统使用的第二地址间的地址转换被本地保存。每个已存地址转换都与对应的标识符一起保存。为响应对被选择的已存地址转换执行无效处理的无效命令，被选择的已存地址转换被无效，其中被选择的已存地址转换在无效命令中被指定的第一地址和指定标识符标识。无效过程被标识符分组信息进一步配置，其中的标识符分组信息将不止一个标识符关联在一起作为标识符群组，并且无效过程可应用于与指定的第一地址匹配并且与指定标识符所属的标识符分组中的任何标识符匹配的所有已存地址转换。
- 用于闪存的逻辑存储单元-201811173433.1
- Y·阿西尼;G·雷斯蒂奥 - 质子世界国际公司
- 2018-10-09 - 2019-04-23 - G06F12/10
- 本公开涉及用于闪存的逻辑存储单元，具体涉及具有存储器管理单元的闪存接口，该存储器管理单元包括比较器，比较器被配置为通过将地址与一个或多个地址范围进行比较来确定闪存访问操作的地址是对应于逻辑地址还是物理地址，以及逻辑存储器单元，被配置为将逻辑地址转换为物理地址，并且将物理地址提供给闪存。存储器管理单元被配置为将物理地址引导到闪存，并且将逻辑地址引导到逻辑存储器单元，以用于转换成物理地址。
- 用于任务可切换的同步硬件加速器的装置和方法-201380059888.X
- O·本-琪琪;I·帕多;E·威斯曼 - 英特尔公司
- 2013-06-20 - 2019-04-16 - G06F12/10
- 处理器包括：执行逻辑，用于执行第一线程，该第一线程包括用于调用加速器命令的加速器调用指令；加速器，用于响应于加速器命令执行加速器线程，该加速器用于将与加速器线程相关联的状态数据存储在存储器中的应用存储器区中，其中，在执行所述加速器线程之前，该加速器用于锁定转换后备缓冲器(TLB)中的与加速器线程相关联的多个条目以防止否则可能导致的异常。
- 一种数据插入方法及相关装置-201811359492.8
- 王新忠;刘丹 - 郑州云海信息技术有限公司
- 2018-11-15 - 2019-03-15 - G06F12/10
- 本发明公开了一种数据插入方法，先确定待插入地址映射信息，根据待插入地址映射信息确定该信息对应的目标节点，在目标节点没有空余位置时，将目标节点中的目标地址映射信息插入到目标节点的兄弟节点，然后在完成待插入地址映射信息的插入。因此，即便目标节点不存在空余位置，也不需要向内存申请新的节点，利用目标节点的兄弟节点就可以完成待插入地址映射信息的插入。从而既降低了内存的使用，节省了内存资源，在遍历树时由于没有增加节点也可以提高搜索的效率。本申请还提供了一种数据插入系统、装置及计算机可读存储介质，同样可以实现上述技术效果。
- 一种支持变形基16FFT算法并行访存的地址转换单元-201610033581.8
- 陈海燕;杨超;刘胜;刘宗林;刘仲;万江华;陈胜刚;马胜;陈俊杰;雷元武 - 中国人民解放军国防科学技术大学
- 2016-01-19 - 2019-03-05 - G06F12/10
- 本发明公开了一种支持变形基16FFT算法并行访存的地址转换单元，包括16个相同的地址转换电路，每个所述地址转换电路均由一个三输入异或门和三个二输入异或门组成，用以实现该路运算访存或结果输出对原来按存储体低位地址编址的访存地址的变换。本发明具有实现方法简单、硬件开销小等优点。
- 降低执行硬件表移动所需资源量的方法、系统和可读介质-201480011808.8
- T·曾;A·托兹尼;T·R·曾;P·J·博斯特利 - 高通股份有限公司
- 2014-03-04 - 2019-01-22 - G06F12/10
- 提供了一种计算机系统和一种方法，其在发生转换旁路缓冲器(TLB)错过的情况下，降低执行硬件表移动(HWTW)需要的时间和计算资源的量。如果在执行阶段2(S2)HWTW以在存储阶段1(S1)的页表的位置处查找物理地址(PA)时发生TLB未中，则MMU使用中间物理地址(IPA)来预测相应的PA，由此避免执行S2表查找中的任一个的需求。这极大地降低了当执行这些类型的HWTW读事物时需要被执行的查找的数量，其极大地降低了与执行这些类型的事物相关联的处理开销和性能代偿。
- 虚拟机中的页面错误注入-201480040376.3
- 安德烈-弗拉德·卢察什 - 比特梵德知识产权管理有限公司
- 2014-07-02 - 2019-01-18 - G06F12/10
- 本发明描述的系统及方法允许使用虚拟化技术保护主机系统免受恶意软件影响。在一些实施例中，存储器自省引擎在于所述主机系统上执行的虚拟机VM下方操作。所述引擎经配置以分析由在所述VM内执行的软件使用的虚拟存储器页面的内容及/或保护所述相应的内容免于(例如)由恶意软件进行未经授权的修改。当所述相应的内容被换出存储器时，所述存储器自省引擎将页面错误注入到所述相应的VM中以迫使换入所述相应的内容。
- 基于智能卡的数据处理方法、装置及智能卡-201310339964.4
- 郑黎方;刘智超;陈德权;聂国贤 - 北京数码视讯软件技术发展有限公司
- 2013-08-06 - 2018-12-25 - G06F12/10
- 本发明公开了一种基于智能卡的数据处理方法、装置及智能卡。其中，该方法包括：接收目标应用程序的数据处理请求；获取与数据处理请求对应的存储位置；在存储位置上对第一易失性数据进行数据处理，其中，存储位置位于智能卡中固定的一段物理内存中，第一易失性数据为目标应用程序所请求处理的数据。通过本发明，解决了现有技术中智能卡在多应用使用环境下RAM物理空间不足的问题，实现了多个应用共享RAM物理空间的效果。
- 空间管理方法及装置-201410817372.3
- 熊国刚 - 华为技术有限公司
- 2014-12-24 - 2018-12-25 - G06F12/10
- 本发明实施例提供一种空间管理方法及装置，该方法，包括：当确定需要进行粒度转换时，根据第一粒度逻辑地址空间的分配状态确定需要进行粒度转换的第一逻辑地址空间；其中，所述第一逻辑地址空间包括至少两个逻辑地址单元；所述第一逻辑地址空间对应的物理地址空间为第一物理地址空间，所述第一物理地址空间包括至少两个物理地址单元；将所述第一物理地址空间中的数据迁移到第二物理地址空间；从而使连续的逻辑地址空间对应的物理地址空间也连续，提升访问性能；同时，由于将小粒度转换为大粒度对元数据进行管理，可减小元数据所占物理空间和元数据复杂度，缩减主机I/O访问时查询和修改元数据的时间和次数，从而提升访问性能。
- 一种建立数据帧位图的方法、装置和计算机可读存储介质-201810660143.3
- 郑善龙 - 郑州云海信息技术有限公司
- 2018-06-25 - 2018-12-07 - G06F12/10
- 本发明实施例公开了一种建立数据帧位图的方法、装置和计算机可读存储介质，查询逻辑地址和物理地址的对应关系，获取各待处理数据帧的逻辑地址所对应的物理地址；依据目标数据帧的物理地址，确定出目标数据帧所对应的初始数据帧位图，并在该初始数据帧位图中与所述物理地址相对应的位置上添加相应的有效标识符，以得到目标数据帧位图；其中目标数据帧为所有待处理数据帧中的任意一个数据帧，参照目标数据帧的处理流程，可以完成对所有待处理数据帧的处理，从而实现数据帧位图的重建。利用该技术方案可以在数据帧位图丢失的情况下，及时重建数据帧位图，提高了数据帧位图的可靠性以及数据稳定性。
- 一种地址可变的存储电路-201820568482.4
- 伍平华 - 珠海市芯频道电子科技有限公司
- 2018-04-19 - 2018-11-27 - G06F12/10
- 本实用新型公开了一种地址可变的存储电路，包括主存储芯片、从存储芯片、地址切换模块和选择按键；地址切换模块分别与主存储芯片的地址引脚和从存储芯片的地址引脚相连接，选择按键与地址切换模块相连接；地址切换模块根据选择按键的导通信号反向改变主存储芯片和从存储芯片中对应地址引脚的电平值。该存储电路，通过利用设置于打印机之上的选择按键，改变选择存储芯片的地址，使得打印机能够直接在两片分别储存有不同格式数据的存储芯片之间进行切换选择，不再需要使用计算机进行格式的更改，从而大大方便了用户的操作。
- 一种多核处理器系统中混合内存进行数据的迁移方法-201510363657.9
- 景蔚亮;陈邦明 - 上海新储集成电路有限公司
- 2015-06-26 - 2018-10-23 - G06F12/10
- 本发明提供一种多核处理器系统中混合内存进行数据迁移方法，每个处理器核都有独立的工作电压和工作频率，当任一处理器核Px的工作电压为
和/或工作频率为
时，将所述数据从动态随机存取存储器迁移至新型存储器中。本发明针对采用DVFS技术的多核处理器系统中混合内存上的数据迁移方法，通过不同处理器核的动态电压和频率调整，从而决定数据在混合内存中的DRAM区和NCM区之间进行迁移，不仅能够有效的降低内存的功耗，而且不影响系统的整体性能。
- 用于执行具有最低表查询优先级的硬件预取表查询的系统和方法-201510777510.4
- 柯林·艾迪 - 上海兆芯集成电路有限公司
- 2015-11-13 - 2018-09-04 - G06F12/10
- 一种用于微处理器的硬件预取表查询系统，包括配置为在不阻碍基于软件的表查询操作的情况下执行硬件预取表查询操作的表查询引擎。表查询请求包括优先级值，其中表查询引擎配置为比较请求的优先级，其中较高优先级的请求可以终止当前的表查询操作。硬件预取表查询请求具有最低可能的优先级，使得它们不会排挤较高优先级的表查询操作并且被较高优先级的表查询请求排挤。优先级值可以采用指示正在执行的操作的相对年龄的年龄值的形式。微处理器可以包括硬件预取引擎，用于执行不受页面边界限制的无界的硬件预取模式检测以提供硬件预取表查询请求。
- 保存及存储系统存储器管理单元上下文的方法、设备及程序产品-201480009109.X
- 托马斯·M·曾;阿兹迪纳·杜兹尼;托马斯·安德鲁·萨托里乌斯 - 高通股份有限公司
- 2014-03-12 - 2018-08-31 - G06F12/10
- 本发明提供一种无线移动装置，其包含图形处理单元GPU，所述图形处理单元GPU具有用于保存及恢复系统存储器管理单元MMU转译上下文的系统MMU。所述系统MMU耦合到存储器及所述GPU。所述系统MMU包含一组硬件资源。所述硬件资源可为上下文组，其中所述上下文组中的每一者具有一组硬件寄存器。所述系统MMU还包含硬件控制器，所述硬件控制器经配置以恢复与通过所述GPU的执行线程发布的内容的存取流相关联的硬件资源。当与内容的所述存取流相关联的所述硬件资源并未存储在所述硬件资源中的一者内时，可将所述相关联的硬件资源从所述存储器恢复到物理硬件资源中。
- 一种固化代码的替换方法及系统-201810186355.2
- 李鹏 - 珠海昇生微电子有限责任公司
- 2018-03-07 - 2018-08-24 - G06F12/10
- 本发明公开了一种固化代码的替换方法及系统，方法包括：将CPU当前执行的地址与需要替换的固化代码的起始地址进行比较；若当前执行的地址与固化代码的起始地址相同，则接收硬件跳转指令，并根据所述硬件跳转指令跳转到用来替换固化代码的起始地址；若当前执行的地址与固化代码的起始地址不相同，则继续执行原来程序。通过本发明所提供的方法，可以利用CPU的寄存器跳转指令实现固化代码的替换，可以实现函数的直接替换或者任意长度的固化代码替换，替换代码的大小没有限制。这样不仅避免了资源浪费，并且也降低了实现成本以及难度。
- 用于在每线程的基础上跟踪TLB清除的装置、方法、系统和计算机可读存储介质-201380062629.2
- S·M·康拉德;R·J·芬格;G·康纳;R·塞斯;J·B·克罗斯兰;A·阿加瓦尔 - 英特尔公司
- 2013-06-20 - 2018-08-07 - G06F12/10
- 描述了一种包括识别有待被无效的一个或多个硬件线程的TLB信息的方法。该方法还包括确定该一个或多个硬件线程中的哪些线程处于其中TLB信息被清除的状态下。该方法还包括将TLB击落指引到该一个或多个硬件线程中的处于其中TLB信息未被清除的状态下的那些线程。
- 对于页漏失处理程序的并行控制-201380043260.0
- G·希尔德什姆;C·K·谭;R·S·查普尔;R·巴蒂亚 - 英特尔公司
- 2013-06-28 - 2018-06-08 - G06F12/10
- 在一个实施例中，页漏失处理程序包括分页缓存和接收第一线性地址部分并从分页结构获取物理地址的对应的部分的第一步行器，与第一步行器并行地操作的第二步行器，以及响应于第一线性地址部分匹配被第二步行器访问的并行分页结构的对应的线性地址部分，防止第一步行器将获取的物理地址部分存储到分页缓存的逻辑。描述并要求保护其他实施例。
- 安全冗余存储设备和这种设备上安全读写的方法-201410190357.0
- J-L·罗宾;B·克莱因 - 空中客车运营简化股份公司
- 2014-02-07 - 2018-06-05 - G06F12/10
- 安全冗余存储设备和这种设备上安全读写的方法。本发明涉及尤其适用于称为“SSD”的电子磁盘的冗余存储设备的领域。本发明提出一种基于多个冗余存储物理磁盘的数据存储系统，在该系统中，用于被发送至冗余磁盘的读写命令在被发送到至少一个磁盘之前受到传递函数的支配，以便发送到至少两个磁盘的有效命令是不同的。由接收经受过传递函数的命令的磁盘所返回的值则服从于逆传递函数。这样，在磁盘控制模块中的设计错误将被探测到，因为磁盘控制模块不会以相同的方式被请求。
- 用于虚拟机器的完整性保护的存储器自省引擎-201480009502.9
- 安德烈-法拉·卢塔斯;山多尔·卢卡奇;丹-霍雷亚·卢塔斯 - 比特梵德知识产权管理有限公司
- 2014-02-04 - 2018-02-13 - G06F12/10
- 本发明描述允许保护计算机系统免受例如病毒及根程序病毒包等恶意软件影响的系统及方法。在一些实施例中，虚拟机监控程序配置托管一组操作系统OS的硬件虚拟化平台。以所述虚拟机监控程序的处理器特权级别执行的存储器自省引擎动态地识别每一OS，且使用保护启动模块来改变通过在所述相应OS本机的存储器分配功能将存储器分配给目标软件对象的方式。在一些实施例中，所述改变仅影响需要恶意软件保护的目标对象，且包括强制执行专门为所述相应对象预留含有所述目标对象的数据的存储器页。所述存储器自省引擎接着对所述相应存储器页写保护。
- 用于多个顺序地址转换的合并的TLB结构-201410498401.4
- B·W·钦;S·S·穆克吉;W·P·斯尼德二世;M·S·伯通;R·E·凯斯勒 - 凯为公司
- 2014-09-25 - 2018-02-06 - G06F12/10
- 本发明的各实施方式总体上涉及用于多个顺序地址转换的合并的TLB结构。具体地，一种支持虚拟化的计算机系统可以维护多个地址空间。每个客户机操作系统使用多个客户机虚拟地址(GVA)，这些客户机虚拟地址被转换成多个客户机物理地址(GPA)。一个管理一个或多个客户机操作系统的超管理器将多个GPA转换成多个根物理地址(RPA)。一个合并的转换旁视缓冲器(MTLB)高速缓存该多个地址域之间的多种转换，从而使能更快速的地址转换和存储器访问。该MTLB可以作为多个不同高速缓存逻辑可寻址，并且可以被重新配置成用于将不同的空间分配给每个逻辑高速缓存。
- 具有缓存和转换后备缓冲器的数据处理装置-201380023344.8
- 马赛厄斯·贝彻;丹尼尔·克肖 - ARM有限公司
- 2013-05-08 - 2018-01-19 - G06F12/10
- 一种具有缓存和转换后备缓冲器(TLB)的数据处理装置。路表被提供用于标识多个缓存路中的哪一个存储着所需数据。每个路表条目对应于TLB的TLB条目中的一个，并且针对与相应的TLB条目相关联的页面的每个存储位置，标识哪个缓存路存储着与该存储位置相关联的数据。同样，缓存能够在同一处理周期中服务M个访问请求。仲裁器以确保所选择的待定访问请求指定最多N个不同虚拟页面地址的方式，来选择待定访问请求以用于被缓存服务，其中N<M。
- 针对转译后备缓冲器(TLB)的重叠检查-201480003984.7
- 苏雷什·K·文库马汉提;埃里克·J·普隆德克;卢奇安·科德雷斯库;沙恩·M·马洪;拉胡尔·R·托莱;法迪·A·哈姆丹 - 高通股份有限公司
- 2014-01-10 - 2018-01-02 - G06F12/10
- 本发明提供一种设备，其包含转译后备缓冲器TLB。所述TLB包含至少一个条目，其包含对应于条目页面的条目虚拟地址及条目页面大小指示。所述设备还包含经配置以接收对应于输入页面的输入页面大小指示及输入虚拟地址的输入逻辑。所述设备进一步包含重叠检查逻辑，其经配置以至少部分基于所述条目页面大小指示及所述输入页面大小指示确定所述输入页面是否与所述条目页面重叠。
- 一种虚拟大页面与物理大页面的对应方法及装置-201310462565.7
- 陈荔城;崔泽汉;王亚楠;陈明宇 - 华为技术有限公司;中国科学院计算技术研究所
- 2013-09-30 - 2017-11-17 - G06F12/10
- 本发明公开了一种虚拟大页面与物理大页面的对应方法及装置，涉及计算机应用领域，将虚拟大页面对应到多个离散的物理大页面上，从而使得虚拟大页面能够占用指定的cache set,降低虚拟大页面之间的cache冲突。本发明的具体实施例包括获取虚拟大页面的颜色配置信息，并根据该虚拟大页面的颜色配置信息获取该虚拟大页面与多个物理大页面的对应关系，其中，颜色配置信息包括虚拟大页面在每个物理大页面中对应的起始物理页面和虚拟大页面在每个物理大页面中对应的物理页面的个数。本发明技术方案主要应用于虚拟大页面与物理大页面的对应流程中。
- 一种TLB管理方法及装置-201310246392.5
- 江涛;侯锐;张乐乐;张义;张立新 - 华为技术有限公司;中国科学院计算技术研究所
- 2013-06-20 - 2017-07-14 - G06F12/10
- 本发明实施例提供了一种TLB管理方法及装置，涉及计算机技术领域，可以降低TLB miss率。所述方法包括以VCPU的VPID为索引，查询TLB存储目录表，获得第一VCPU对应的TLB存储表在内存区的地址；然后根据所述第一VCPU对应的TLB存储表在内存区的地址访问所述第一VCPU对应的TLB存储表，将所述第一VCPU对应的TLB存储表中的有效的TLB表项依次读入物理TLB中，其中，所述TLB存储表存储有TLB表项以及各个TLB表项对应的效用标识，所述效用标识用来描述所述TLB表项是否有效。
- 用于执行映射的装置、系统和方法-201280040865.X
- 田中宏幸;三木雅纪 - 国际商业机器公司
- 2012-07-27 - 2017-01-25 - G06F12/10
- 在本发明中，安全执行从逻辑地址向实际地址的转换而未减少性能。在其中CPU（10）使管理程序（191）运行并且在这样的控制之下运行访客分区（192a‑192c）的环境中，向CPU（10）添加可从访客分区执行的用于将逻辑地址转换成实际地址的转换命令（LTOR命令）。如果访客分区（192a）指明逻辑地址并且执行LTOR命令，则CPU（10）将这样的逻辑地址转换成实际地址；然而CPU并不向访客分区（192a）返回实际地址而实际上返回编码的实际地址。利用这一信息，访客分区（192a）在不了解未知实际地址的情况下经由总线（60）向加速器（20）传递编码的实际地址，并且加速器（20）向实际地址转换经编码的实际地址并且访问存储器。
- 矩阵数据转置装置-201620563234.1
- 史伟仁;戴荣;吕春;阴陶;林峰 - 成都傅立叶电子科技有限公司
- 2016-06-08 - 2016-11-23 - G06F12/10
- 本实用新型提供了一种矩阵数据转置装置，包括桶形移位器、存储器和控制电路。存储器与桶形移位器、控制电路分别电连接，存储器用于存储N行N列的矩阵数据，桶形移位器被配置为执行N行N列的矩阵数据的循环移位。控制电路包括读写单元和移位控制单元，移位控制单元被配置为生成移位量，桶形移位器按照移位量对数据进行移位，读写单元被配置为编写N行N列的地址，将桶形移位器移位之后的矩阵数据按照地址写入存储器，并按照地址读取存储器以获得转置后的矩阵数据。本矩阵数据转置装置通过桶形移位器将矩阵数据进行移位，并通过读写单元对移位后的矩阵数据写入存储器并进行读取，完成矩阵数据的转置，提高了矩阵数据的转置效率。
- 一种数据存储结构和遥感卫星数据存储系统-201610439984.2
- 类成普 - 北京京坤倍益科技发展有限公司
- 2016-06-17 - 2016-11-16 - G06F12/10
- 一种数据存储结构和遥感卫星数据存储系统，数据存储结构包括地址模块和数据模块；其中数据模块包括N2个数据子模块；地址模块包括N1个地址子模块，每个地址子模块包括M1个地址单元，其中前(M1‑1)个地址单元中每个地址单元分别存储一个数据子模块的首物理地址，第M1个地址单元存储下一个地址子模块的首物理地址；数据存储系统包括数据接收单元、数据上传单元和用户接口单元；利用该数据存储结构和数据存储系统，可实现海量遥感卫星数据的实时记录与访问处理，极大地提高了地面系统的数据处理与记录的时效性。
- 一种基于DDR2 SDRAM的短周期存储方法-201510882910.1
- 唐平;韩航程;张黎;卜祥元;汪柯 - 北京理工大学
- 2015-12-04 - 2016-04-27 - G06F12/10
- 本发明公开了一种基于DDR2 SDRAM(Double Data Rate 2 SDRAM，第二代双倍数据率同步动态随机存储器，简称DDR2)的短周期存储数据的方法。本发明方法：先根据存储速率要求及DDR2型号确定读写短周期及短周期内读写操作执行次数，再根据读写方案及DDR2存储空间设计少行多列的存储结构，最后用户通过MIG(Memory Interface Generator，存储器接口生成器)控制DDR2在短周期内读写操作交替进行，解决了现有方法中读写操作长时间单独执行的存储方法中对于数据连续进出的限制性，提高了DDR2处理读写顺序不一致情况时的数据存取效率。
- 专利分类
