[发明专利]三维存储器件中的堆栈间插塞及其形成方法

摘要

公开了具有堆栈间插塞的3D存储器件及其形成方法的实施例。在示例中，一种3D存储器件包括衬底、处于所述衬底上方的包括交错的导体层和电介质层的第一存储器堆栈、处于所述第一存储器堆栈上方的包括交错的导体层和电介质层的第二存储器堆栈、以及均竖直延伸通过所述第一或第二存储器堆栈的第一和第二沟道结构。所述第一沟道结构包括沿所述第一沟道结构的侧壁的第一存储器膜和半导体沟道以及处于所述第一沟道结构的上部部分中并且与第一半导体沟道接触的堆栈间插塞。所述堆栈间插塞的横向表面是平滑的。所述第二沟道结构包括沿所述第二沟道结构的侧壁的第二存储器膜和半导体沟道。所述第二半导体沟道与堆栈间插塞接触。

主权项

1.一种三维(3D)存储器件，包括：/n衬底；/n处于所述衬底上方的包括第一多个交错的导体层和电介质层的第一存储器堆栈；/n竖直延伸通过所述第一存储器堆栈的第一沟道结构，并且所述第一沟道结构包括：/n沿所述第一沟道结构的侧壁的第一存储器膜和第一半导体沟道；以及/n处于所述第一沟道结构的上部部分中并且与所述第一半导体沟道接触的堆栈间插塞，其中，所述堆栈间插塞的横向表面是平滑的；/n处于所述第一存储器堆栈上方的包括第二多个交错的导体层和电介质层的第二存储器堆栈；以及/n竖直延伸通过所述第二存储器堆栈的第二沟道结构，并且所述第二沟道结构包括沿所述第二沟道结构的侧壁的第二存储器膜和第二半导体沟道，其中，所述第二半导体沟道与所述堆栈间插塞接触，其中，所述堆栈间插塞的顶表面与所述第一半导体沟道的上端平齐，并且所述堆栈间插塞的顶表面低于所述第一存储器膜的上端。/n