[发明专利]高速信号驱动装置有效
| 申请号： | 201910044600.0 | 申请日： | 2019-01-17 |
| 公开（公告）号： | CN109783421B | 公开（公告）日： | 2022-05-03 |
| 发明（设计）人： | 佀鸿伟 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 徐协成 |
| 地址： | 200000 上海市张*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种高速信号驱动装置，包括辅助驱动器，接收控制信号，并耦接第一输出节点和第二输出节点，以向该第一输出节点或该第二输出节点输出第一电流；延迟调整器，接收该控制信号并且据以产生多个延迟信号；其中每一该等延迟信号相对于该控制信号分别具有不同的延迟时间；以及多个驱动器，该多个驱动器中的一个接收所述控制信号，该多个驱动器中的其他个一一对应接收所述该等延迟信号，以及该多个驱动器各自通过第一输出端以及第二输出端分别耦接所述第一输出节点和所述第二输出节点。 | ||
| 搜索关键词： | 高速 信号 驱动 装置 | ||
【主权项】：
1.一种驱动装置，包括：辅助驱动器，接收控制信号，并耦接第一输出节点和第二输出节点，以向该第一输出节点或该第二输出节点输出第一电流；延迟调整器，接收该控制信号并且据以产生多个延迟信号；其中每一所述延迟信号相对于该控制信号分别具有不同的延迟时间；以及多个驱动器，该多个驱动器中的一个接收上述控制信号，该多个驱动器中的其他个一一对应接收上述延迟信号，以及该多个驱动器各自通过第一输出端以及第二输出端分别耦接上述第一输出节点和上述第二输出节点，其中，当该控制信号处于第一逻辑电平，所述驱动器分别反应所述延迟时间而各自通过该第一输出端输出第二电流至该第一输出节点；当该控制信号处于第二逻辑电平，所述驱动器分别反应所述延迟时间而各自通过该第二输出端口输出该第二电流至该第二输出节点。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910044600.0/，转载请声明来源钻瓜专利网。
