[发明专利]半导体装置以及半导体测试设备在审
| 申请号： | 201910131817.5 | 申请日： | 2019-02-22 |
| 公开（公告）号： | CN110545093A | 公开（公告）日： | 2019-12-06 |
| 发明（设计）人： | 林良彦;浪冈真哉;李昌恩;金成烈;高时永;柳亨善;李长烨;郑信基 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H03K5/135 | 分类号： | H03K5/135;G01R31/26 |
| 代理公司： | 11330 北京市立方律师事务所 | 代理人： | 李娜<国际申请>=<国际公布>=<进入国 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了半导体装置以及半导体测试设备。所述半导体装置包括信号发生器以及解码和时序偏斜调整电路。所述信号发生器被配置为接收n个具有m个信号电平的多电平信号，并将所述n个多电平信号转换成n*(m‑1)个具有两个信号电平的单电平信号。所述解码和时序偏斜调整电路被配置为接收所述单电平信号，对所述单电平信号执行预定义操作以产生输出信号，并使用所述单电平信号补偿所述n个多电平信号之间的时序偏斜。n和m是自然数，其中，n>＝2并且m>＝3。 | ||
| 搜索关键词： | 电平信号 多电平信号 时序 半导体装置 信号发生器 解码 偏斜调整 信号电平 电路 半导体测试设备 产生输出信号 预定义操作 偏斜 配置 转换 | ||
【主权项】：
1.一种半导体装置，包括：/n信号发生器，所述信号发生器被配置为接收n个具有m个信号电平的多电平信号，并将所述n个多电平信号转换成n*(m-1)个具有两个信号电平的单电平信号；以及/n解码和时序偏斜调整电路，所述解码和时序偏斜调整电路被配置为接收所述单电平信号，对所述单电平信号执行预定义操作以产生输出信号，并使用所述单电平信号补偿所述n个多电平信号之间的时序偏斜，/n其中，n和m是自然数，n>＝2并且m>＝3。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910131817.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种相位插值器的自动校准电路及方法-201810764491.5
- 皮德义;刘昌 - 新港海岸(北京)科技有限公司
- 2018-07-12 - 2020-01-21 - H03K5/135
- 本发明提供了一种相位插值器的自动校准电路及方法，通过鉴相器比较参考时钟信号和相位插值器的输出时钟信号的相位信息，产生两个时钟的相位差，根据接收到的相位差，得到相位插值器输出时钟信号实际相位与理想相位的差值再进行补偿，从而生成达到与理想相位的相位值一致的补偿信息，将补偿信息发送至相位插值器控制单元进行存储，当相位插值器正常工作时，相位插值器控制单元根据补偿信息产生控制信号，调整相位插值器的输出时钟信号的相位值，最终使相位插值器的输出时钟信号的相位值校准为达到或接近理想相位，使相位插值器产生特定的输出相位，有效提高输出信号的精度。
- 半导体装置以及半导体测试设备-201910131817.5
- 林良彦;浪冈真哉;李昌恩;金成烈;高时永;柳亨善;李长烨;郑信基 - 三星电子株式会社
- 2019-02-22 - 2019-12-06 - H03K5/135
- 提供了半导体装置以及半导体测试设备。所述半导体装置包括信号发生器以及解码和时序偏斜调整电路。所述信号发生器被配置为接收n个具有m个信号电平的多电平信号，并将所述n个多电平信号转换成n*(m‑1)个具有两个信号电平的单电平信号。所述解码和时序偏斜调整电路被配置为接收所述单电平信号，对所述单电平信号执行预定义操作以产生输出信号，并使用所述单电平信号补偿所述n个多电平信号之间的时序偏斜。n和m是自然数，其中，n>＝2并且m>＝3。
- 一种CMOS专用集成电路中的延时单元及延时电路-201920381451.2
- 唐本镇 - 临沂金霖电子有限公司
- 2019-03-25 - 2019-11-29 - H03K5/135
- 本实用新型属于CMOS专用集成电路领域，尤其是一种CMOS专用集成电路中的延时单元及延时电路，针对现有的延时电路采用主从D触发器组成的延时单元级联构成，其占用芯片面积大，功耗高，同时由于需要两相非交叠时钟，其时钟发生电路也比较复杂，限制了工作频率提高的问题，现提出如下方案，其中CMOS专用集成电路中的延时单元包括MOS管Q1，所述MOS管Q1的一端连接有输入信号A和MOS管Q2的一端。本实用新型的延时单元结构简单，芯片面积占用较小，集成度高，该电路对时钟信号要求低，对整体ASIC的时钟电路设计要求也大大降低，同时可以提高延时电路的工作频率，且可以稳定工作电流，对电路进行有效保护。
- 一种脉冲电源-201510849681.3
- 刘健犇;裴春明;刘震寰;赵军;李东云;代少君;周兵;陈豫朝;路遥;张斌 - 中国电力科学研究院;国家电网公司
- 2015-11-27 - 2019-11-19 - H03K5/135
- 本发明提供一种脉冲电源，包括脉冲产生模块，所述电源还包括脉冲幅值调节模块和开关模块；所述脉冲产生模块通过开关模块与所述脉冲幅值调节模块相连；所述脉冲产生模块产生时钟可调节的脉冲信号，并通过所述开关模块传输给所述脉冲幅值调节模块；所述脉冲幅值调节模块对所述脉冲信号的幅值进行调节后输出；所述开关模块用于使所述脉冲幅值调节模块的输出脉冲与所述脉冲产生模块的输出脉冲保持时钟同步。本发明提供的技术方案可结构简单，使用方便，输出脉冲电源的可靠性更高，实用性强，可为高频电流测量设备提供用于检测和校准的时钟可调、幅值也可调的脉冲电源。
- 专利分类
