[发明专利]非易失存储器灵敏放大器及相变存储器在审
| 申请号： | 201910561379.6 | 申请日： | 2019-06-26 |
| 公开（公告）号： | CN110164497A | 公开（公告）日： | 2019-08-23 |
| 发明（设计）人： | 雷宇;陈后鹏;宋志棠 | 申请（专利权）人： | 中国科学院上海微系统与信息技术研究所 |
| 主分类号： | G11C13/00 | 分类号： | G11C13/00 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 施婷婷 |
| 地址： | 200050 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种非易失存储器灵敏放大器及相变存储器，包括：控制模块，产生第一控制信号及第二控制信号；低功耗模块，在外部使能信号失效时关闭比较模块；第一读取电压模块，在外部使能信号起效时读取被选中存储单元的读取电流并转化为第一读取电压；比较模块，接收第一读参考电压，在外部使能信号起效时将第一读取电压与第一读参考电压比较进而得到读出电压信号；低功耗匹配模块连接寄生匹配模块，用于对低功耗模块进行电压匹配，抵消比较模块中晶体管栅极的寄生效应。本发明的低功耗匹配模块拓扑结构、尺寸都与低功耗模块相同，寄生匹配模块中晶体管源、漏电压与比较模块中相同，因此对寄生电容的充电时间也相同，提高了读取速度。 | ||
| 搜索关键词： | 比较模块 匹配模块 外部使能信号 低功耗模块 读取电压 非易失存储器 读取 灵敏放大器 相变存储器 参考电压 低功耗 寄生 起效 第二控制信号 第一控制信号 晶体管栅极 存储单元 电压匹配 读出电压 读取电流 寄生电容 寄生效应 晶体管源 控制模块 拓扑结构 漏电压 抵消 充电 选中 转化 | ||
【主权项】：
1.一种非易失存储器灵敏放大器，其特征在于，所述非易失存储器灵敏放大器至少包括：控制模块、低功耗模块、第一读取电压模块、比较模块、低功耗匹配模块及寄生匹配模块；所述控制模块接收外部使能信号，并基于所述外部使能信号产生第一控制信号及第二控制信号，分别控制所述低功耗模块和所述第一读取电压模块的工作状态；所述低功耗模块连接所述控制模块及所述比较模块，用于在所述外部使能信号失效时关闭所述比较模块；所述第一读取电压模块连接所述控制模块及存储阵列，用于在所述外部使能信号起效时读取所述存储阵列中被选中存储单元的读取电流并转化为第一读取电压；所述比较模块连接所述第一读取电压模块及所述低功耗模块，并接收第一读参考电压，用于在所述外部使能信号起效时将所述第一读取电压与所述第一读参考电压比较进而得到读出电压信号；所述低功耗匹配模块连接所述寄生匹配模块，所述低功耗匹配模块用于对所述低功耗模块进行电压匹配，所述寄生匹配模块用于抵消所述比较模块中晶体管栅极的寄生效应。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所，未经中国科学院上海微系统与信息技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910561379.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 存储设备-201880018693.3
- 寺田晴彦;北川真;柴原祯之;森阳太郎 - 索尼半导体解决方案公司
- 2018-03-13 - 2019-11-08 - G11C13/00
- 本公开的存储设备具有：多个第一布线，在第一方向上延伸并包括多个第一选择线和多个第二选择线；多个第二布线，在第二方向上延伸并包括多个第三选择线和多个第四选择线，所述第二方向与所述第一方向交叉；多个第一存储器单元；第一驱动部，包括基于第一选择控制信号驱动多个第一选择线的第一选择线驱动部以及基于第一选择控制信号驱动多个第二选择线的第二选择线驱动部，其中第一和第二选择线驱动部在第一方向上相邻地设置；和第二驱动部，包括基于第二选择控制信号驱动多个第三选择线的第三选择线驱动部以及基于第二选择控制信号驱动多个第四选择线的第四选择线驱动部，其中第三和第四选择线驱动部在第二方向上相邻地设置。
- 可变电阻式存储器、及其操作方法与操作系统-201510540530.X
- 吴昭谊;王典彦 - 旺宏电子股份有限公司
- 2015-08-28 - 2019-11-05 - G11C13/00
- 本发明公开了一种可变电阻式存储器、及其操作方法与操作系统。操作方法包括以下步骤。分别操作一写入电压及一写入电流为一第一预定电压值及一第一预定电流值。施加写入电压及写入电流至可变电阻式存储器的一存储单元。若存储单元的一读取电流未落入一预定电流范围，则验证写入电流是否达到一第二预定电流值。若写入电流未达到第二预定电流值，则增加写入电流。若写入电流达到第二预定电流值，则验证写入电压是否达到一第二预定电压值。若写入电压未达到第二预定电压值，则增加写入电压。
- 将数据写回储存装置的方法及数据存取系统-201610120755.4
- 张弘升;李祥邦;黄祥智;张原豪;郭大维 - 旺宏电子股份有限公司
- 2016-03-03 - 2019-11-05 - G11C13/00
- 一种将数据自内存写回储存装置的方法，内存包括多个数据单元以储存数据，该方法包括：针对各数据单元，计算将数据写回储存装置所对应的写回能量；依据各数据单元所对应的写回能量，将这些数据单元分类成多个群组，这些群组各自对应一写回能量等级；自这些群组中挑选一目标组，其中这些群组中对应较低写回能量等级的群组被赋予较高的机率被选为该目标组；从目标组中选择目标数据单元，并将目标数据单元的数据写回储存装置。
- 非易失性文件更新介质-201910148906.0
- S·特丽卡;J·卡恩;李鹏;M·勒文 - 英特尔公司
- 2019-02-28 - 2019-10-11 - G11C13/00
- 大容量存储装置的实施例可以包括第一非易失性介质、与第一非易失性介质相比提供相对较大的写粒度的第二非易失性介质，以及通信地耦合到第一和第二非易失性介质的逻辑，所述逻辑用于基于来自操作系统的指示将访问请求指向第一非易失性介质和第二非易失性介质中的一个。主机计算装置的实施例可以包括处理器、通信地耦合到处理器的存储器，以及通信地耦合到处理器的逻辑，所述逻辑用于基于针对文件系统相关的访问请求的粒度大小来向大容量存储设备提供针对文件系统相关的访问请求的指示。公开并要求保护其他实施例。
- 半导体存储装置、信息处理设备以及参考电势设置方法-201880014081.7
- 黑田真实 - 索尼半导体解决方案公司
- 2018-02-06 - 2019-10-11 - G11C13/00
- [问题]为了提供一种能够设置高度可靠的参考电势的半导体存储装置。[解决方案]根据本发明的半导体存储装置设置有：电阻元件，用于生成要提供给感测放大器的参考电势；以及开关单元，其具有至少两种状态，包括用于通过向电阻元件注入电流来生成要提供给感测放大器的参考电势的状态和用于向感测放大器提供外部生成的参考电势的状态。
- 一种四值忆阻器的读写电路-201710142907.5
- 裴文江;凌峰;王开 - 东南大学
- 2017-03-10 - 2019-10-08 - G11C13/00
- 本发明公开了一种四值忆阻器的读写电路。本发明基于忆阻器具有阻值可连续变化的特性，实现了忆阻器存储2比特信息的功能。相较于传统的存储电路元件，忆阻器具有体积小、功耗低、集成读高、非易失性等优点，而将忆阻器存储的信息量由1比特提高到2比特，基于忆阻器的存储电路的存储密度可以提高一倍。所述读电路使用电压比较器以及译码器来完成信息读取，写电路依据反馈的思想来设计，能准确写入期望的信息。仿真结果表明，提出的读写电路可以准确地对忆阻器进行信息写入及信息读取。
- 用于执行多重存储器操作的设备及方法-201580023175.7
- 达尼埃莱·巴卢智;科拉多·维拉 - 美光科技公司
- 2015-05-04 - 2019-10-08 - G11C13/00
- 所揭示技术涉及一种经配置以响应于通过存储器控制器接收的单个命令而执行多重存取操作的存储器装置及一种执行所述多重存取操作的方法。在一个方面中，所述存储器装置包含包括多个存储器单元的存储器阵列，以及存储器控制器。所述存储器控制器经配置以接收指定将对所述存储器阵列执行的多个存储器存取操作的单个命令。所述存储器控制器进一步经配置以致使对所述存储器阵列执行所述经指定多个存储器存取操作。
- 一种基于相变存储器实现双向数字运算的电路及方法-201610830916.9
- 李震;张璠 - 华中科技大学
- 2016-09-19 - 2019-09-27 - G11C13/00
- 本发明公开了一种基于相变存储器实现双向数字运算的电路及方法，包括：相变存储器以及控制电路；相变存储器包括SET端和RESET端，RESET端用于在当前时刻接收第一脉冲信号，SET端用于在下一个时刻接收第二脉冲信号，第一脉冲信号的幅值大于第二脉冲信号的幅值；第一脉冲信号的脉宽小于第二脉冲信号的脉宽；控制电路包括读电路和比较器；读电路用于读取相变存储器的阻值，比较器用于将相变存储器的阻值与预先设置的参考阻值进行比较，并根据比较结果输出数字运算结果。本发明通过在相变存储器单元两端电极上施加不同极性的SET和RESET脉冲对相变存储器单元的非晶化区域大小进行定量调制，相变存储器单元的电阻值随脉冲调制线性变化，实现多值的存储和数值运算。
- 电阻式记忆胞的操作方法及电阻式内存-201510905821.4
- 廖绍憬;王炳琨;陈达 - 华邦电子股份有限公司
- 2015-12-09 - 2019-09-24 - G11C13/00
- 本发明提供一种电阻式记忆胞的操作方法及电阻式内存。电阻式记忆胞的操作方法包括下列步骤：进行电阻式记忆胞的形成操作；判断所述电阻式记忆胞是否位于第一状态，其中所述第一状态对应第一操作；当所述电阻式记忆胞没有位于所述第一状态时，进行所述电阻式记忆胞关于第二操作的互补切换操作，以使所述电阻式记忆胞产生关于所述第二操作的互补切换现象。藉此，可有效使无法藉由一般的形成操作来保存数据的电阻式记忆胞能够藉由互补切换现象来具备数据保存能力。
- 用于非易失性存储器器件的行解码器以及相关方法-201610354131.9
- M·帕索蒂;V·拉纳 - 意法半导体股份有限公司;意法半导体国际有限公司
- 2016-05-25 - 2019-09-20 - G11C13/00
- 本公开涉及用于非易失性存储器器件的行解码器以及相关方法。一种集成电路，包括相变存储器(PCM)单元的阵列、耦合至PCM单元的阵列的多个字线以及耦合至多个字线的行解码器电路。行解码器电路包括第一低压逻辑门和耦合至第一低压逻辑门的第一高压电平移位器。行解码器电路还包括第二低压逻辑门、耦合至第二低压逻辑门的第二高压电平移位器以及耦合至第二低压逻辑门的第一低压逻辑电路。另外，行解码器电路包括耦合至第二低压逻辑门的第二低压逻辑电路以及具有耦合至第一和第二低压逻辑门的输出的输入和耦合至所选择的字线的输出的低压字线驱动器。
- 用于交叉点式阵列的双向存取的设备及方法-201580023515.6
- 埃尔南·A·卡斯特罗 - 美光科技公司
- 2015-05-04 - 2019-09-13 - G11C13/00
- 所揭示的技术大体上涉及设备及操作所述设备的方法，且更特定来说涉及交叉点式存储器阵列及存取交叉点式存储器阵列中的存储器单元的方法。在一个方面中，设备包括存储器阵列。所述设备进一步包括经配置以引起存取操作的存储器控制器，其中所述存取操作包含：针对所述存取操作的选择阶段跨所述存储器阵列的存储器单元施加第一偏压；及针对所述存取操作的存取阶段跨所述存储器单元施加量值低于所述第一偏压的第二偏压。所述存储器控制器进一步经配置以引起流动通过所述存储器单元的电流方向在所述选择阶段与所述存取阶段之间反转。
- 写入驱动器、包括写入驱动器的阻变存储装置和操作方法-201510131785.0
- 安昶用;愼允宰;李仁秀;千浚豪 - 爱思开海力士有限公司
- 2015-03-25 - 2019-09-06 - G11C13/00
- 一种写入驱动器被配置成响应于根据在从写入驱动器到编程目标单元的路径上的寄生组件以及编程目标单元的电阻值而生成的控制码来确定预加重电流脉冲的施加时间和幅度，并且通过在编程模式下使预加重电流与预设编程电流相加来将预设编程电流供应给存储器电路块。
- 操作电阻存储装置的方法、电阻存储装置和存储系统-201910125513.8
- 柳惠瑛;柳庚昶;李墉焌 - 三星电子株式会社
- 2019-02-20 - 2019-09-03 - G11C13/00
- 提供一种操作包括存储单元阵列的电阻存储装置的方法。该方法包括：电阻存储装置响应于激活命令和写入命令来执行第一写入操作并且响应于写入激活命令和写入命令来执行第二写入操作。第一写入操作包括用于响应于激活命令锁存从存储单元阵列读取的数据的读取数据评估操作。第二写入操作不包括读取数据评估操作。
- 非易失存储器灵敏放大器及相变存储器-201910561379.6
- 雷宇;陈后鹏;宋志棠 - 中国科学院上海微系统与信息技术研究所
- 2019-06-26 - 2019-08-23 - G11C13/00
- 本发明提供一种非易失存储器灵敏放大器及相变存储器，包括：控制模块，产生第一控制信号及第二控制信号；低功耗模块，在外部使能信号失效时关闭比较模块；第一读取电压模块，在外部使能信号起效时读取被选中存储单元的读取电流并转化为第一读取电压；比较模块，接收第一读参考电压，在外部使能信号起效时将第一读取电压与第一读参考电压比较进而得到读出电压信号；低功耗匹配模块连接寄生匹配模块，用于对低功耗模块进行电压匹配，抵消比较模块中晶体管栅极的寄生效应。本发明的低功耗匹配模块拓扑结构、尺寸都与低功耗模块相同，寄生匹配模块中晶体管源、漏电压与比较模块中相同，因此对寄生电容的充电时间也相同，提高了读取速度。
- 忆阻点积引擎虚拟化-201910085074.2
- G·恩杜;D·米洛伊契奇;赛·拉胡尔·萨拉萨蒂 - 慧与发展有限责任合伙企业
- 2019-01-29 - 2019-08-06 - G11C13/00
- 本发明涉及忆阻点积引擎虚拟化。示例系统包括具有至少一种资源的至少一个忆阻点积引擎(DPE)，DPE进一步具有物理接口和控制器，控制器通信地耦接到物理接口，物理接口用于与控制器通信以访问DPE；并且系统还包括至少一个复制接口，每个复制接口与虚拟DPE相关联，复制接口通信地耦接到控制器。控制器用于通过相关联的复制接口将时隙分配给虚拟DPE以允许虚拟DPE访问至少一种资源。
- 用于感测电阻可变存储器单元的设备和方法-201910476576.8
- 费迪南多·贝代斯基;罗伯托·加斯塔尔迪 - 美光科技公司
- 2014-04-15 - 2019-08-06 - G11C13/00
- 本发明涉及用于感测电阻可变存储器单元的设备和方法。本发明包含用于感测电阻可变存储器单元的设备及方法。若干个实施例包含将存储器单元编程为初始数据状态且通过以下操作而确定所述存储器单元的数据状态：将编程信号施加到所述存储器单元，所述编程信号与将存储器单元编程为特定数据状态相关联；及确定在施加所述编程信号期间所述存储器单元的所述数据状态是否从所述初始数据状态改变为所述特定数据状态。
- 一种非易失性存储器数据读取方法-201710095185.2
- 康旺;张和;赵巍胜 - 北京航空航天大学
- 2017-02-22 - 2019-08-06 - G11C13/00
- 本发明涉及一种非易失性存储器数据读取方法，具体如下：外围读取电路模块同时与低阻值参考单元、数据单元、高阻值参考单元相连，产生的读取信号分别记为SL、SD、SH；信号处理模块输入端与外围读取电路模块相连，同时与低阻值参考单元、数据单元、高阻值参考单元相连，接收读取信号SL、SD、SH；信号处理模块输出端与信号判决模块输入端相连，对接收的信号SL、SD、SH处理，并输出两个处理后的信号，分别为DL与DH；信号判决模块的两个输入端与信号处理模块两个输出端相连，接收信号DL与DH，进行比较判决并放大，输出最终数据读取结果。本发明可极大减小工艺参数偏差的影响；同时可进一步提高读取裕度，进而提高非易失性存储器的数据读取可靠性。
- 相变存储器设备-201821516478.X
- A·康特 - 意法半导体股份有限公司
- 2018-09-17 - 2019-07-30 - G11C13/00
- 本申请涉及相变存储器设备。相变存储器设备包括存储器阵列，存储器阵列包括第一存储器单元和第二存储器单元，每个存储器单元包括相变元件和选择器，第一存储器单元和第二存储器单元分别连接到第一本地位线和第二本地位线，第一本地位线和第二本地位线又分别连接到第一主位线和第二主位线。在电源电压对主位线的寄生电容进行预充电。当本地位线被选择为访问存储在相变元件中的相应的逻辑数据时，本地位线的寄生电容首先使用先前存储在主位线的寄生电容中的电荷来进行充电，并且然后通过相应的相变元件来进行放电。逻辑数据的读取是通过比较放电时间来进行的。由此提供改进性能的相变存储器设备。
- 一次写入多次读取的数据存储器件及系统-201810023637.0
- 左正笏 - 中电海康集团有限公司
- 2018-01-10 - 2019-07-16 - G11C13/00
- 本发明公开了一种一次写入多次读取的数据存储器件及系统。其中，该数据存储器件包括：存储单元，用于存储数据；以及单向器，与存储单元串联连接，用于允许第一极性电信号通过存储单元，不允许第二极性电信号通过存储单元，其中，第一极性电信号与第二极性电信号极性相反；晶体管，与存储单元以及单向器串联连接，用于提供第一极性电信号以及第二极性电信号。本发明解决了相关技术采用硬击穿模式实一次写入多次读取导致读取数据比较困难的技术问题。
- 操作减少读取干扰的电阻式存储设备的方法-201811494837.0
- 金喜源;朴茂熙 - 三星电子株式会社
- 2018-12-07 - 2019-07-16 - G11C13/00
- 本发明公开了一种电阻式存储设备，包括：存储单元阵列，包括布置在字线和位线之间的相应交叉点处的电阻式存储单元；第一列选择电路，布置在存储单元阵列的一侧，并且配置为选择性地连接与电阻式存储单元中的所选存储单元连接的位线；第二列选择电路，布置在与第一列选择电路相对的存储单元阵列的另一侧，并且配置为选择性地连接与所选存储单元连接的位线；以及控制电路，配置为从第一列选择电路和第二列选择电路中确定相对于所选存储单元的远列选择电路，并且在针对所选存储单元的读取操作期间启用远列选择电路。
- 基于忆阻器的运算存储阵列设备及其操作方法-201610443883.2
- 黄鹏;康晋锋;李木;刘晓彦 - 北京大学
- 2016-06-20 - 2019-07-16 - G11C13/00
- 提供了一种运算存储阵列结构及新型操作方法。所述运算存储阵列设备包括：沿第一方向延伸的多条字线；沿与第一方向交叉的第二方向延伸的多条位线；分别设置于各位线和各字线的交叉点处且与相应位线和相应字线连接的多个阻变单元，每一阻变单元在高阻态和低阻态之间可切换并因此存储相应的数据；连接到每一条字线的基准单元，其中基准单元的阻值在阻变单元的高阻态阻值和低阻态阻值之间；以及控制器。所述方法包括通过控制器向位线及相应字线的基准单元施加电压脉冲序列，将“实质蕴含”IMP逻辑运算、“非”FALSE逻辑运算、“或”OR逻辑运算和多输入逻辑运算相结合，对连接到同一条字线的阻变单元中存储的数据进行多种复杂逻辑运算。
- 刷新存储器单元的电压值的存储器控制器和方法-201480047332.3
- K.潘加尔;R.K.拉马努延;R.W.法伯;R.森达拉姆 - 英特尔公司
- 2014-08-26 - 2019-07-16 - G11C13/00
- 本文公开了包括与刷新存储器单元相关联的系统、方法和装置的实施例。在实施例中，存储器控制器可以被配置成执行诸如相变存储器（PCM）之类的交叉点非易失性存储器中的一个或多个存储器单元上的读取操作。一个或多个存储器单元可以具有分别被设置成第一阈值电压或第二阈值电压的电压值。基于读取，存储器控制器可以识别被设置成第二阈值电压的交叉点非易失性存储器中的存储器单元，并且刷新那些单元的电压值而不更改被设置成第一阈值电压的交叉点非易失性存储器中的存储器单元的电压值。可以描述或要求保护其它实施例。
- 记忆体装置-201822173521.3
- 吴瑞仁;简汎宇;黄圣财;郑君华 - 江苏时代全芯存储科技股份有限公司;铨芯科技股份有限公司
- 2018-12-24 - 2019-07-12 - G11C13/00
- 一种记忆体装置包含记忆体阵列、位元线驱动电路、字元线驱动电路、读写电路、控制器、参考驱动电路。记忆体阵列包含多个记忆体单元。位元线驱动电路用以解译记忆体位元地址并驱动位元线。字元线驱动电路用以解译记忆体字元地址并驱动字元线。读写电路用以读取、写入或重置记忆体单元。控制器用以切换记忆体阵列工作于单记忆体单元模式或双记忆体单元模式。参考驱动电路用以驱动参考行。参考行包含多个参考单元。参考行与多个参考单元位于记忆体阵列里。本实施可依据需求调整至单记忆体单元模式或双记忆体单元模式。
- 记忆体装置-201822188348.4
- 吴瑞仁;简汎宇;黄圣财;郑君华 - 江苏时代全芯存储科技股份有限公司;铨芯科技股份有限公司
- 2018-12-25 - 2019-07-12 - G11C13/00
- 一种记忆体装置，包含第一、第二记忆体阵列、第一、第二位元线驱动电路、第一、第二字元线驱动电路、读写电路、控制器以及第一、第二参考驱动电路。第一、第二记忆体阵列包含多个记忆体单元。第一、第二位元线驱动电路用以解译记忆体位元地址并驱动位元线。第一、第二字元线驱动电路用以解译记忆体字元地址并驱动字元线。读写电路用以读取、写入或重置记忆体单元。控制器用以切换第一、第二记忆体阵列工作于单记忆体单元模式或双记忆体单元模式。第一、第二参考驱动电路用以驱动参考行。本实施可依据需求调整至单记忆体单元模式或双记忆体单元模式。
- 一种阻类存储器预放大灵敏放大电路-201910358687.9
- 刘金陈;张一平;王子欧 - 苏州大学
- 2019-04-30 - 2019-07-09 - G11C13/00
- 本发明公开了一种阻类存储器预放大灵敏放大电路，通过将第一反相器和第二反相器组成放大器锁存结构，其中，第一传输门的输入端连接到第一位线BL，第一传输门的输出端分别连接到第一反相器的输出端和第二反相器的输入端，第二传输门的输入端连接到第二位线BLB，第二传输门的输出端分别连接到第一反相器的输入端和第二反相器的输出端；NMOS管MN3的源极分别连接到第一反相器的接地端和第二反相器的接地端，NMOS管MN3的漏极接地，NMOS管MN3的栅极连接到第三反相器输出端的使能信号Venb，反相器的输入端接使能信号Ven；第一传输门和第二传输门均由使能信号Ven和Venb进行控制。本发明能够有效增加阻类存储器灵敏放大的预放大能力。
- 电阻飘移复原的存储装置及其操作方法-201510788683.6
- 柯文昇;苏资翔;吴昭谊;李祥邦;张孟凡 - 旺宏电子股份有限公司
- 2015-11-17 - 2019-07-05 - G11C13/00
- 本发明提供了一种操作存储装置的方法，该存储装置包括一存储单元阵列，该存储单元阵列包括多个可编程电阻存储元件。通过施加多个编程脉冲至存储单元，以于N个电阻值指定范围中建立电阻值位准，借此编程阵列中的该些存储单元以存储数据，其中各电阻值指定范围对应于一特定数据值。对阵列中的该些存储单元执行电阻值飘移复原处理，其包括：施加具有一脉冲波形的复原脉冲至一组编程存储单元，其中该组编程存储单元中的存储单元被施加具有该脉冲波形的复原脉冲，使其在二或多个电阻值指定范围中具有电阻值位准。
- 读出电阻式存储器比特单元的状态的方法和系统-201580003618.6
- W·吴;V·纳拉亚南;K·H·L·阮 - 高通股份有限公司
- 2015-01-05 - 2019-07-05 - G11C13/00
- 公开了采用控制电路来在状态读出期间解耦电阻式存储器读出输入以防止电流反注的读出放大器以及相关的方法和系统。在一个实施例中，提供了一种读出放大器。所述读出放大器包括耦合到比特线的差分读出输入。所述读出放大器还包括耦合到参考线的差分参考输入。第一反相器将第一反相器输入反转为耦合到第二反相器的第二反相器输入的第一反相器输出，第一反相器输出被配置为提供比特单元的状态。第二反相器将第二反相器输入反转为耦合到所述第一反相器输入的第二反相器输出。控制电路在锁存模式下将差分参考输入耦合到第一反相器并且将差分读出输入耦合到第二反相器，并且在读出模式下将差分参考输入从第一反相器解耦并且将差分读出输入从第二反相器解耦，以在第一反相器输出上提供比特单元的读出状态。
- 基于忆阻器件的神经网络突触结构及突触权重构建方法-201510332134.8
- 施路平;邓磊;裴京;李国齐;王栋 - 北京灵汐科技有限公司
- 2015-06-16 - 2019-06-25 - G11C13/00
- 本发明提供一种基于忆阻器件的神经网络突触结构，包括：第一忆阻器件、第二忆阻器件、电压反相器、运算放大器以及反馈电阻；所述第二忆阻器件与所述电压反相器串联，形成一串联结构，该串联结构与所述第一忆阻器件并联，形成一并联结构，该并联结构的一端连接输入电压，另一端连接所述运算放大器的反向输入端，所述运算放大器的的输出端与反向输入端之间跨接所述反馈电阻。
- 减轻交叉点存储器中的读取干扰的方法和设备-201580008219.9
- D.J.初;K.潘加尔;N.R.弗兰克林;P.S.丹勒;C-H.胡 - 英特尔公司
- 2015-03-09 - 2019-06-18 - G11C13/00
- 本公开涉及减轻交叉点存储器中的读取干扰。设备可包括配置成选择用于存储器访问操作的目标存储器单元的存储器控制器。存储器控制器包括配置成确定在感测间隔期间是否发生骤回事件的感测模块；和配置成如果检测到骤回事件，则将逻辑1回写到存储器单元的回写模块。
- 存储器装置及其操作方法-201811375197.1
- 林菜昱;罗太熙;鲜于桢;李墉焌 - 三星电子株式会社
- 2018-11-19 - 2019-06-11 - G11C13/00
- 本申请提供了一种存储器装置及其操作方法。该存储器装置包括：存储器单元阵列，其包括具有开关元件和连接至开关元件的数据存储元件的存储器单元，其中，数据存储元件具有相变材料；以及存储器控制器，其将第一读电流输入至存储器单元以检测第一读电压，将第二读电流输入至存储器单元以检测第二读电压，以及将补偿电流输入至存储器单元，其中补偿电流降低数据存储元件的电阻值，当存储器单元的第一状态与存储器单元的第二状态不同时输入补偿电流，利用第一读电压确定第一状态，并且利用第二读电压确定第二状态。
- 专利分类
