[实用新型]处理系统、集成电路和微控制器有效
| 申请号： | 201920710970.9 | 申请日： | 2019-05-17 |
| 公开（公告）号： | CN210052161U | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | R·克里特利;G·谷亚纳西亚;D·勒-戈斯科茨;N·安奎特 | 申请（专利权）人： | 意法半导体(格勒诺布尔2)公司;意法半导体股份有限公司 |
| 主分类号： | G06F21/72 | 分类号： | G06F21/72 |
| 代理公司： | 11256 北京市金杜律师事务所 | 代理人： | 王茂华;董典红 |
| 地址： | 法国格*** | 国省代码： | 法国;FR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及处理系统、集成电路和微控制器。在一个示例中，集成电路包括：寄存器接口，其包括多个寄存器；总线接口，被配置为监视发送到寄存器接口的写入请求，其中写入请求包括目标地址和待写入的数据。总线接口被配置为接收待写入多个寄存器的数据和用于选择多个寄存器中的相应寄存器的寄存器选择信号。集成电路包括监视电路，该监视电路被配置为监视总线接口和多个寄存器之间的寄存器选择信号，以便确定待写入多个寄存器的数据何时有效。本申请的各种实施例提供了用于验证/证实包括一个或多个密码密钥的安全配置的解决方案。 | ||
| 搜索关键词： | 寄存器 总线接口 寄存器选择信号 集成电路 写入 寄存器接口 监视电路 写入请求 配置 监视 安全配置 处理系统 密码密钥 目标地址 微控制器 申请 验证 | ||
【主权项】：
1.一种处理系统，其特征在于，包括：/n非易失性存储器，被配置为存储由耦合到总线系统的处理器执行的固件；/n耦合到所述总线系统的协处理器，其中所述协处理器包括：寄存器接口，所述寄存器接口包括多个寄存器；以及处理电路，所述处理电路被配置为根据存储在所述多个寄存器中的数据执行处理操作，其中所述多个寄存器包括：第一组寄存器，被配置为存储第一组配置信息；以及第二组寄存器，被配置为存储第二组配置信息，其中，所述寄存器接口包括：/n总线接口，被配置为监视经由所述总线系统发送到所述寄存器接口的写入请求，其中所述写入请求包括目标地址和待写入的数据，其中所述多个寄存器中的每个寄存器与相应的地址相关联，其中所述总线接口被配置为当写入请求的目标地址对应于与相应的寄存器相关联的地址时，为所述多个寄存器中的每个寄存器设置相应的寄存器选择信号，其中每个寄存器被配置为当相应的所述寄存器选择信号被设置时存储所述待写入的数据；/n循环冗余校验计算电路，被配置为根据待写入到所述第一组寄存器的数据来计算循环冗余校验值；以及/n掩蔽电路，被配置为：/n监视与所述第一组寄存器的寄存器相关联的所述寄存器选择信号，以便确定已存储数据的寄存器序列；/n将所述寄存器序列与参考序列进行比较；/n当所述比较表明所述寄存器序列对应于所述参考序列时，将所计算的所述循环冗余校验值提供给所述总线接口；以及/n当所述比较表明所述寄存器序列不对应于所述参考序列时，将与所计算的所述循环冗余校验值无关的值提供给所述总线接口。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体(格勒诺布尔2)公司;意法半导体股份有限公司，未经意法半导体(格勒诺布尔2)公司;意法半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201920710970.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种计算机硬盘
- 下一篇：用于安装数据安全保密终端的机柜
- 同类专利
- 一种用于安全芯片中非易失性存储器的加密方法和装置-201810874225.8
- 苏琳琳;许秋林;路倩;葛元庆;王清智;周智勇 - 紫光同芯微电子有限公司
- 2018-08-03 - 2020-02-14 - G06F21/72
- 本发明提供了一种用于安全芯片中非易失性存储器的加密方法和装置。所述用于安全芯片中非易失性存储器的加密装置包括主设备、总线、加密电路和非易失性存储器，加密电路包括四个轮加密电路和一个加密顺序生成器，每个轮加密电路分为五层轮加密单元，每一层轮加密单元均包括密钥加运算单元、非线性运算单元、线性运算单元和置换运算单元四个组件；轮加密电路执行加密时，首先由第一轮加密电路开始执行加密，其余的轮加密电路依顺序依次加密，加密处理完成后的密文输入到非易失性存储器，完成加密过程。本发明利用2～4轮的对称算法结构，在较小轮数内提高加密强度和速度；同时，该加密方法包含了非线性的掩码变换方法，保证数据搬移全程无明文。
- 处理系统、集成电路和微控制器-201920710970.9
- R·克里特利;G·谷亚纳西亚;D·勒-戈斯科茨;N·安奎特 - 意法半导体(格勒诺布尔2)公司;意法半导体股份有限公司
- 2019-05-17 - 2020-02-11 - G06F21/72
- 本申请涉及处理系统、集成电路和微控制器。在一个示例中，集成电路包括：寄存器接口，其包括多个寄存器；总线接口，被配置为监视发送到寄存器接口的写入请求，其中写入请求包括目标地址和待写入的数据。总线接口被配置为接收待写入多个寄存器的数据和用于选择多个寄存器中的相应寄存器的寄存器选择信号。集成电路包括监视电路，该监视电路被配置为监视总线接口和多个寄存器之间的寄存器选择信号，以便确定待写入多个寄存器的数据何时有效。本申请的各种实施例提供了用于验证/证实包括一个或多个密码密钥的安全配置的解决方案。
- 反熔丝物理不可复制电路以及相关控制方法-201710946826.0
- 吴孟益;陈信铭 - 力旺电子股份有限公司
- 2017-10-12 - 2020-02-07 - G06F21/72
- 反熔丝物理不可复制电路以及相关控制方法，该电路包括：一第一子反熔丝单元、一第二子反熔丝单元、一连接电路、一第一拷贝电路与一读取电路。第一子反熔丝单元包括一第一反熔丝晶体管。第二子反熔丝单元包括一第二反熔丝晶体管。连接电路连接至该第一反熔丝晶体管的一源极/漏极端以及该第二反熔丝晶体管的一源极/漏极端。第一拷贝电路连接至该第一子反熔丝单元，且该第一拷贝电路包括一第三反熔丝晶体管。第一读取电路连接至该第一拷贝电路，用以根据该第三反熔丝晶体管的状态产生一随机码。
- 芯片、所述芯片的数据保护装置及方法-201511000314.2
- 刘慧;牟晨杰 - 上海新微技术研发中心有限公司
- 2015-12-28 - 2020-01-24 - G06F21/72
- 本发明提供一种芯片、所述芯片的数据保护装置及方法。其中，所述芯片包括外部接口和存储单元，所述方法包括：在上电后的定时时长内允许接收外部接口的第二密码，以及读取所述存储单元中的第一密码；将所述外部接口所传递第二密码和所述第一密码进行比较，并基于比较结果确定导通/断开所述外部接口与存储单元之间的通路；基于所述处理单元所提供的第一密码，将对应所述第一密码的、加密后的存储信息进行解密，并根据来自所述外部接口的指令，将所述存储信息通过相应通道予以反馈。本发明利用加解密单元对存储信息进行加密保存和解密读取，保证了存储在存储单元中的存储信息的安全。
- 运行针对设备的通过软件来构建的处理单元的装置和方法-201910629547.0
- R.法尔克 - 西门子股份公司
- 2019-07-12 - 2020-01-21 - G06F21/72
- 本发明要求保护一种用于运行针对设备、尤其是现场设备（TFD）的通过软件来构建的处理单元（SDS）的装置（TFDC），其中该装置根据预先给定的和/或能预先给定的架构包括至少一个处理器（CPU）和多个硬件单元，该装置具有：安全单元（IOS；MS），所述安全单元设立用于：引起在至少一个数据流的数据位串的布置方面的改变，用来保护所述硬件单元以防操纵，所述至少一个数据流被提供给所述处理单元（SDS）和/或被引导到所述处理单元（SDS）。处理单元是可信的，也就是说受保护以防来自外部的操纵和攻击。数据流优选地在设备上进入。在此以及在下文，“多个”指的是数目为一个或多个。
- 用于信任域的具有高可用性的低开销完整性保护-201910451950.9
- S·查伯拉;R·阿加瓦尔;B·帕特尔;K·叶 - 英特尔公司
- 2019-05-28 - 2020-01-07 - G06F21/72
- 描述了用于提供低开销密码存储器隔离以减轻多用户虚拟化计算环境中的攻击漏洞的技术。针对目标数据的存储器读和存储器写操作，每个操作经由与特定虚拟机(VM)相关联的指令发起，包括至少基于VM特定的密码密钥和目标数据的物理存储器地址的消息认证代码的生成和/或验证。这样的操作还可以包括经由包含在包括目标数据的数据行内的多个辅助比特来发送所生成的消息认证码。在验证失败的情况下，可以基于相关联的虚拟机的操作模式生成一个或多个错误码并将其提供给不同的信任域架构实体。
- 一种RSA电路结构及RSA加密方法-201710358249.3
- 张奇惠;曹健;于敦山;曹喜信;张兴 - 北京大学
- 2017-05-19 - 2020-01-07 - G06F21/72
- 本发明公开了一种RSA电路结构及RSA加密方法，属于密码电路和信息安全技术领域。该RSA加密电路结构包括移位器、选择器和模乘器，选择器与移位器和模乘器分别相连，对幂指数进行移位并控制模乘和模幂的次数，对乘数进行移位并控制模乘内加减的次数。本发明加密数据处理采用同步电路实现，各模块间的互连采用基于请求应答的握手机制实现，使得通过采用该加密结构及其加密方法能够获得更加安全、更小面积和更低能耗的RSA加密芯片，有利于其工程化和量产。
- 一种DSP系统加密装置-201920350001.7
- 张建光;孙瑞玮 - 北京新锐创通电子科技有限公司
- 2019-03-19 - 2019-12-31 - G06F21/72
- 本实用新型公开了一种DSP系统加密装置，包括：密钥询问装置SOC1芯片和密钥解析应答装置SOC2芯片，所述密钥询问装置SOC1芯片包括MCU单元和片内ROM单元，所述密钥解析应答装置SOC2芯片包括DSP单元和片外Flash单元，所述密钥询问装置SOC1芯片的所述MCU单元写控制所述片内ROM单元。通过上述方式，本实用新型DSP系统加密装置通过在原有加密方案的基础上增加了硬件存储部分、增加了对SOC环境中CPU_ID的解密，从而极大的提高了代码的唯一性，保证系统程序和产品一一对应，这样就完美的解决了现有技术的缺陷，在DSP系统加密装置的普及上有着广泛的市场前景。
- 一种一对一保密式集成通讯模块-201920772521.7
- 张祥生;其他发明人请求不公开姓名 - 嘉兴嘉萪电子设备有限公司
- 2019-05-27 - 2019-12-24 - G06F21/72
- 本实用新型公开了一种一对一保密式集成通讯模块，属于通讯技术领域，包括底壳和壳罩，所述壳罩焊接于底壳顶端表面，所述壳罩内卡扣安装有安装板，所述安装板表面镶嵌有集成通讯电路板，所述底壳底端表面镶嵌有接线引脚，所述接线引脚一端与集成通讯电路板电力输入端相互连接。本实用新型将用于匹配集成通讯电路板的密码存储于集成通讯电路板顶端表面电性连接有数据存储芯片内，将底壳底端表面镶嵌的接线引脚与接电线路相互连接，当整个设备使用时，需要先获取预留于数据存储芯片内的匹配密码，才能与集成通讯电路板通讯相互连接，从而提高了整个设备的保密性，方便进行一对一密码匹配式连接。
- 同步故障注入的故障攻击防护-201910508552.6
- 斯特凡·多尔;马库斯·雷格纳;桑迪普·贾殷 - 恩智浦有限公司
- 2019-06-12 - 2019-12-20 - G06F21/72
- 本发明涉及同步故障注入的故障攻击防护。各种实施例涉及一种电路，其包括：第一安全电路，其被配置成接收输入并产生第一输出；第一延迟电路，其被配置成接收所述第一输出并产生延迟时间N的第一延迟输出；第二延迟电路，其被配置成接收所述输入并产生延迟时间N的延迟输入；第二安全电路，其被配置成接收所述延迟输入并产生第二延迟输出；以及比较器，其被配置成比较所述第一延迟输出与所述第二延迟输出并产生结果，其中当所述第一延迟输出匹配所述第二延迟输出时所述结果是所述第一延迟输出或所述第二延迟输出中的一个且当所述第一延迟输出不匹配所述第二延迟输出时所述结果是误差值。
- 数据加密存储装置及方法-201910724633.X
- 张其文;樊海涛;葛晓欢 - 浙江省北大信息技术高等研究院;杭州未名信科科技有限公司
- 2019-08-07 - 2019-12-20 - G06F21/72
- 本申请公开了一种数据加密存储装置及方法，该装置包括：依次连接的密钥产生电路、密钥存储器、加密电路和数据存储器。通过产生密钥并存储密钥，在芯片上电时，读取密钥，根据密钥对加密电路的译码逻辑关系进行映射，根据密钥对待存储数据和/或其地址进行加密，将加密数据存储在由加密地址指定的存储位置；或者将加密数据存储在由地址指定的存储位置；或者将待存储数据存储在由加密地址指定的存储位置。采用本方案，由于密钥的随机性，使得每一颗芯片的加密方式也是随机的，同一数据在不同的芯片内加密方式是不同的，被存储的地址也可以是不一样的，从而可以在芯片中更好地对数据进行加密存储，保证数据安全。
- 用于转换输入比特序列的加密设备和方法-201910481540.9
- 马库斯·劳;斯特凡·海斯 - 英飞凌科技股份有限公司
- 2019-06-04 - 2019-12-13 - G06F21/72
- 本发明涉及用于将输入比特序列变换成输出比特序列的加密设备和方法。输入比特序列的无溢出的算术加法得出机密，输出比特序列的逻辑XOR逻辑运算得到该机密。加密设备包括数据接口和处理单元，处理单元配置为：a)将第一输入比特序列和第二输入比特序列进行逻辑运算，以获得逻辑运算结果，逻辑运算结果显示溢出比特位置，第一输入比特序列和第二输入比特序列在所述溢出比特位置处具有为一的值；和b)在至少一个溢出比特位置处改变第一输入比特序列和/或第二输入比特序列。处理单元配置为，利用每次改变的输入比特序列重复地执行步骤a)和b)，直至逻辑运算结果不再显示溢出比特位置并且获得输出比特序列。
- 一种基于SRAM-PUF的模糊保险箱的密钥存储方法-201710395655.7
- 李冰;陈帅;杨超凡;沈克强;刘勇;董乾;张林;王刚;赵霞 - 东南大学
- 2017-05-27 - 2019-12-10 - G06F21/72
- 本发明公开一种基于SRAM‑PUF的模糊保险箱密钥存储方法，在注册阶段提取SRAM‑PUF的震荡点和待存储密钥生成模糊保险箱，将密钥存储于模糊保险箱中。在密钥重构阶段，使用SRAM‑PUF作为身份识别信息，可以筛选出模糊保险箱中的真实点以重构密钥。SRAM‑PUF的震荡点的分布会有一定的误差，因此本发明引入纠错编码来消除误差的影响，提高获取密钥的可靠性和稳定性。本发明利用PUF的不可克隆、不可复制的特性构造出一种安全的模糊保险箱来存储密钥。同时，该方法可以抵抗目前主流的各种攻击方法。
- 一种合法芯片的识别方法及系统-201710060677.8
- 李东声 - 天地融科技股份有限公司
- 2017-01-25 - 2019-12-10 - G06F21/72
- 本发明公开了一种合法芯片的识别方法及系统，所述方法包括：读取装置向待读取芯片依次发送M个待处理指令，M个待处理指令包含N个预设指令，其中，M≥N，M、N均为正整数；待读取芯片依次接收M个待处理指令，分别对每个待处理指令进行响应；读取装置获取第一处理时长集合，其中，第一处理时长集合包括：待读取芯片分别对每个预设指令进行响应的处理时长；读取装置获取待读取芯片的处理时长特性，其中，待读取芯片的处理时长特性为读取装置对第一处理时长集合进行第一处理得到的；读取装置获取与待读取芯片的标识对应的合法芯片的处理时长特性与待读取芯片的处理时长特性进行比对的结果，在比对一致的情况下，识别出待读取芯片为合法芯片。
- 处理系统、相关集成电路和方法-201910413254.9
- R·克里特利;G·谷亚纳西亚;D·勒-戈斯科茨;N·安奎特 - 意法半导体(格勒诺布尔2)公司;意法半导体股份有限公司
- 2019-05-17 - 2019-11-26 - G06F21/72
- 本申请涉及处理系统、相关集成电路和方法。在一个示例中，集成电路包括：寄存器接口，其包括多个寄存器；总线接口，被配置为监视发送到寄存器接口的写入请求，其中写入请求包括目标地址和待写入的数据。总线接口被配置为接收待写入多个寄存器的数据和用于选择多个寄存器中的相应寄存器的寄存器选择信号。集成电路包括监视电路，该监视电路被配置为监视总线接口和多个寄存器之间的寄存器选择信号，以便确定待写入多个寄存器的数据何时有效。
- 一种显示设备的OTP加密电路结构-201920207404.6
- 赵晓琴;许少建 - 深圳市创能达电子科技有限公司
- 2019-02-19 - 2019-11-26 - G06F21/72
- 本实用新型提供一种显示设备的OTP加密电路结构，包括触发单元、主控单元、FLASH存储单元及PANEL显示单元，触发单元与主控单元通过串口线连接，主控单元与FLASH存储单元通过SPI协议连接，主控单元与PANEL显示单元连接；触发模块的发射端与第一电阻一端、第三电阻的一端均连接，第三电阻的另一端与主控单元的接收端连接，第一电阻的另一端与第二电阻的一端连接，第二电阻的另一端与触发单元的接收端、第四电阻的一端均连接，第四电阻的另一端与主控单元发射端TX连接。本实用新型可以对数据进行加密运算，且加密运算严谨，保护了数据传输过程中的完整性，更好的保护了程序设计者的权利，并促进技术的创新性发展。
- 一种合法芯片的识别方法及系统-201710060672.5
- 李东声 - 天地融科技股份有限公司
- 2017-01-25 - 2019-11-15 - G06F21/72
- 本发明公开了一种合法芯片的识别方法及系统，所述方法包括：读取装置向待读取芯片依次发送包含N个预设指令的M个待处理指令；待读取芯片分别对每个待处理指令进行响应；读取装置获取第一要素集合，该集合包括：待读取芯片分别对每个预设指令进行响应的响应信息的信号特性，各个响应信息的信号特性分别包括以下要素的至少之一：电平值、电平上升沿的持续时间、脉冲宽度、占空比、状态值、差分信号交叉点的时刻、信号频率和信号抖动；读取装置对第一要素集合进行第一处理得到待读取芯片的信号特性，获取与待读取芯片的标识对应的合法芯片的信号特性与待读取芯片的信号特性比对的结果，在比对一致的情况下，识别出待读取芯片为合法芯片。
- 专利分类
