[发明专利]用于图形数据处理的数据预取在审
| 申请号： | 202080014359.8 | 申请日： | 2020-02-12 |
| 公开（公告）号： | CN113454609A | 公开（公告）日： | 2021-09-28 |
| 发明（设计）人： | V·维穆拉帕利;L·斯特里拉马萨玛;M·麦克费森;A·阿南塔拉曼;B·阿什博;M·拉曼多斯;W·B·萨德勒;J·皮尔斯;S·杰那斯;B·英斯科;V·兰加纳坦;K·辛哈;A·亨特;P·苏尔蒂;N·加洛普冯博里斯;J·雷;A·R·阿普;E·乌尔-艾哈迈德-瓦尔;A·科克;S·金;S·麦尤兰;V·安德烈 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F12/0862 | 分类号： | G06F12/0862;G06F12/0897;G06F12/0888;G06F9/38 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 叶晓勇;姜冰 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施例一般涉及用于图形数据处理的数据预取。一种设备的实施例包括：一个或多个处理器，所述一个或多个处理器包括一个或多个图形处理单元（GPU）；以及多个高速缓存，所述多个高速缓存用于为所述一个或多个GPU提供存储装置，所述多个高速缓存至少包括L1高速缓存和L3高速缓存；其中所述设备将通过所述一个或多个GPU中的第一GPU的预取器来提供对数据的智能预取，包括：测量针对所述L1高速缓存的命中率，在确定针对所述L1高速缓存的所述命中率等于或大于阈值时，将对数据的预取限于所述L3高速缓存中的存储装置，以及在确定针对所述L1高速缓存的所述命中率小于阈值时，允许对数据的所述预取到所述L1高速缓存。 | ||
| 搜索关键词： | 用于 图形 数据处理 数据 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202080014359.8/，转载请声明来源钻瓜专利网。
- 上一篇：逆变器装置
- 下一篇：用于制备吩嗪衍生物的中间体及其制备方法
- 同类专利
- 用于预测涉及非顺序数据的多个读取命令的系统和方法-201980005769.3
- A·纳翁;E·莎伦;I·艾尔荣德 - 西部数据技术公司
- 2019-02-13 - 2023-07-21 - G06F12/0862
- 本发明公开了用于在存储器设备接收涉及非顺序寻址数据位置的随机读取命令时预测读取命令并预取数据的系统和方法。生成先前读取命令的有限长度搜索序列，并且然后将该搜索序列转换成预先确定的一组索引值中的索引值。具有索引到预先确定的该组索引值的条目的历史模式匹配表包含先前在由索引值表示的搜索序列之后的多个读取命令。经由将多对一算法应用于搜索序列来获得索引值。可将从搜索序列获得的索引值用于查找并预取表中先前在具有该索引值的搜索序列之后的多个下一个读取命令的数据。
- 用于在基于处理器的系统中运行时检查存储器标签的方法、设备和系统-202180068019.8
- B·C·查芬;B·L·托尔;J·C·佩里;N·阿布莱奈恩 - 安培计算有限责任公司
- 2021-08-04 - 2023-06-27 - G06F12/0862
- 一种数据处理系统包含存储数据路径，所述存储数据路径被配置成在存储操作中对与存储器中的高速缓存线相关联的存储地址执行标签检查。所述存储数据路径包含高速缓存查找电路，所述高速缓存查找电路被配置成预加载要在所述存储操作中更新的存储高速缓存线，其中所述存储高速缓存线包括所述存储器中的要在所述存储操作中更新的所述高速缓存线。所述存储数据路径还包含标签检查电路，所述标签检查电路被配置成将与所述存储地址相关联的存储地址标签和与所述存储操作相关联的存储操作标签进行比较。所述数据处理系统可以包含加载数据路径，所述加载数据路径被配置成通过将与加载地址相关联的加载地址标签和与加载操作相关联的加载操作标签进行比较，在所述加载操作中对所述存储器中的加载高速缓存线执行标签检查。
- 用于虚拟存储器的存储器预取-201780031735.2
- B·库马尔;S·I·阿扎德 - 赛灵思公司
- 2017-05-19 - 2023-06-23 - G06F12/0862
- 为虚拟存储器和多端口存储器管理单元(MMU)电路(114)生成虚拟存储器预取请求。监控发送至MMU电路(114)的特定端口(124、126、128)的虚拟存储器访问请求。响应于触发条件的满足，生成虚拟存储器预取请求并使用特定端口(124、126、128)将虚拟存储器预取请求发送至MMU电路(114)。为对应于虚拟存储器预取请求的物理地址监控来自MMU电路(114)的物理访问请求。过滤与虚拟存储器预取请求相对应的物理访问请求。
- 以缺乏局部性的数据为目标的存储器请求的预取禁用-202180063863.1
- 玛莎布·阿哈默德;德里克·艾伦·阿古仁 - 超威半导体公司
- 2021-09-23 - 2023-05-30 - G06F12/0862
- 本发明描述了用于高效地处理存储器请求的系统和方法。处理单元至少包括处理器内核、高速缓存和非高速缓存存储缓冲器，该非高速缓存存储缓冲器能够存储被阻止存储在该高速缓存中的数据。在处理以该非高速缓存存储缓冲器为目标的存储器请求时，该处理器内核检查存储在该存储器请求的标签中的标志。基于确定该标志指定在该存储器请求的该实例的处理期间阻止使用该存储器请求的目标地址将数据预取到该非高速缓存存储缓冲器和该高速缓存中的一者或多者中，该处理器内核阻止将数据预取到该非高速缓存存储缓冲器和该高速缓存中的一者或多者中。在处理预取提示指令时，该处理器内核根据该标签确定是否阻止预取。
- 用于实时图像变换的无未命中高速缓存结构-201880008052.X
- T·奥兹古纳;J·P·布拉德福德;M·科姆帕兰;G·梁;A·J·穆夫;R·S·哈拉登;C·J·约翰逊 - 微软技术许可有限责任公司
- 2018-01-10 - 2023-05-02 - G06F12/0862
- 在此公开了用于提供改进的高速缓存结构和方法的系统和方法，高速缓存结构被最佳地调整大小以支持预定范围的后期调整，并且其中图像数据被智能地从DRAM读出，并以消除从DRAM重新获取输入图像数据并最小化DRAM带宽和功率的方式被高速缓存。
- 用飞行中预取服务于CPU需求请求-201880066430.X
- O·奥洛罗德;R·文卡塔苏巴拉尼亚 - 德州仪器公司
- 2018-10-10 - 2023-03-31 - G06F12/0862
- 为高速缓存中的未命中的指令请求可能在高速缓存系统正服务于对相同指令的待决预取时发生。常规上，通过比较记分板中所有条目的请求地址来检测特定高速缓存危险。程序存储器控制器将所分配通道存储在所述记分板中。程序存储器控制器比较(2305)需求请求的所述所分配通道与所有记分板条目的所述所分配通道。仅在所述所分配通道匹配(2306)时才发生所述高速缓存危险。在通道比较(2305，2306)之后，将需求请求地址仅与具有匹配通道的那些记分板条目的所述请求地址进行比较(2308)。在此时间期间不对其它地址比较器供电。此用以减少检测此高速缓存危险所需要的电力。
- 大型数据读取方法、装置及可读介质-202080034873.8
- 梁卿;N·格勒斯 - 美光科技公司
- 2020-04-06 - 2023-03-03 - G06F12/0862
- 本文中公开了用于在主机与存储系统之间更有效地交换大量数据的装置和技术。在实例中，大型读取操作可包含在存储系统处接收预取命令、参数列表和读取命令。在某些实例中，所述预取命令可提供所述参数列表的长度的指示，且所述参数列表可提供所述读取命令可从其感测读取数据的所述存储系统的位置标识符。
- 用于页面-局部基于增量的预取器的方法和装置-202180045404.0
- 真下进;约翰·卡拉马丁纳斯 - 超威半导体公司
- 2021-03-01 - 2023-02-24 - G06F12/0862
- 本发明公开了一种方法，该方法包括：记录第一组连续存储器访问增量，其中这些连续存储器访问增量中的每个连续存储器访问增量表示由应用程序访问的两个存储器地址之间的差；基于该第一组存储器访问增量来更新预取训练表中的值；以及响应于第二组连续存储器访问增量并且基于该预取训练表中的值来预测用于预取的一个或多个存储器地址。
- 用于自适应混合硬件预取的系统和方法-202080101466.4
- 埃赫桑·希什·阿尔德斯塔尼·扎德;陈维宇;埃尔纳兹·易卜拉欣;彭梁 - 华为技术有限公司
- 2020-07-02 - 2023-02-24 - G06F12/0862
- 一种装置包括处理器核和存储器层级结构。存储器层级结构包括主存储器以及主存储器与处理器核之间的一个或更多个缓存。多个硬件预取器耦合至存储器层级结构，并且预取控制电路耦合至多个硬件预取器。预取控制电路被配置成比较一个或更多个缓存性能度量在两个或更多个采样间隔内的改变并且响应于一个或更多个性能度量在至少第一采样间隔与第二采样间隔之间的改变来控制多个硬件预取器的操作。
- 主机辅助的存储器侧预取器-202180025332.3
- D·A·罗伯茨 - 美光科技公司
- 2021-06-02 - 2022-12-23 - G06F12/0862
- 本文中描述与主机辅助的存储器侧预取器相关的方法、设备及技术。一般来说，预取器监测主机装置的存储器地址请求模式且使用模式信息来确定或预测未来的存储器地址请求并将与那些经预测请求相关联的数据提取到更快存储器中。在许多情况下，可以高性能做出预测的预取器使用大量的处理及计算资源、功率及冷却。然而，通常，产生所述预取器使用的预取配置涉及比做出预测更多的资源。所述所描述的主机辅助的存储器侧预取器使用所述主机装置(102)的更强大的计算资源来至少产生经更新预取配置(404)。所述存储器侧预取器使用所述预取配置来预测待预取到所述更快存储器中的所述数据，这允许在所述存储器装置中实施更高性能的预取器，同时减少所述存储器装置(202)上的资源负担。
- 利用数据压缩进行实时图像转换的无缺失的高速缓存结构-201880008150.3
- T·奥兹古纳;G·梁;J·P·布拉德福德;A·J·穆夫;M·科姆帕兰;R·S·哈拉登;C·J·约翰逊 - 微软技术许可有限责任公司
- 2018-01-10 - 2022-12-20 - G06F12/0862
- 本文中公开了用于提供对高速缓存结构和方法进行改进的系统和方法，高速缓存的大小被最佳地设置以用于支持预先确定的后期调整范围，并且其中图像数据从DRAM被智能地读出并且被高速缓存，以消除从DRAM对输入图像数据的重取，并且使DRAM带宽和功率最小化。该系统和方法还可以适用于处理压缩的图像数据。
- 具有针对高速缓存命中的预测提示的数据高速缓存-202180015323.6
- 约翰·英戈尔斯;乔希·史密斯 - 斯法夫股份有限公司
- 2021-02-12 - 2022-10-11 - G06F12/0862
- 描述的是一种具有针对高速缓存命中的预测提示的数据高速缓存。该数据高速缓存包括多个高速缓存行，其中高速缓存行包括数据字段、标签字段和预测提示字段。该预测提示字段被配置成存储预测提示，该预测提示对于针对高速缓存行的高速缓存命中指示替换行为。该预测提示字段与标签字段集成或者与路预测器字段集成。
- 事件触发的可编程预取器-201680066818.0
- 托马斯·克里斯多夫·格鲁卡特;萨姆·安斯沃思;蒂莫西·马丁·琼斯 - ARM有限公司;剑桥大学的校长、教师和学者
- 2016-10-18 - 2022-08-05 - G06F12/0862
- 主处理器4执行主程序并且具有相关联的高速缓存6。事件检测电路12检测由主程序的执行导致、并指示将由主处理器处理的数据的事件。一个或多个可编程的其他处理器16、18由事件检测电路12检测到的事件触发执行其他程序。预取电路28响应于由一个或多个可编程的其他处理器执行其他程序，而触发把将由主处理器使用的数据预取到高速缓存。
- 预取级别降级-202080088074.9
- 保罗·莫耶 - 超威半导体公司
- 2020-11-20 - 2022-07-29 - G06F12/0862
- 一种方法包括：记录目标高速缓存的第一高速缓存性能度量集；对于在所述目标高速缓存处接收的多个预取请求中的每个预取请求，基于所述第一高速缓存性能度量集确定所述预取请求相对于所述目标高速缓存的阈值优先级级别的相对优先级；对于所述多个预取请求中的每个低优先级预取请求，响应于确定所述低优先级预取请求的优先级小于所述目标高速缓存的所述阈值优先级级别，将所述低优先级预取请求重定向到第一较低级别高速缓存；以及对于所述多个预取请求中的每个高优先级预取请求，响应于确定所述高优先级预取请求的优先级大于所述目标高速缓存的所述阈值优先级级别，根据所述高优先级预期请求将预取数据存储在所述目标高速缓存中。
- 促进图形处理单元中的推测性页面故障处理的方法和装置-202080085747.5
- A.E.格鲁伯 - 高通股份有限公司
- 2020-12-15 - 2022-07-22 - G06F12/0862
- 本公开涉及用于显示处理的方法和装置。例如，所公开的技术促进GPU中的推测性页面故障处理。本公开的方面可以执行与在流控制内使用常量集合相关联的图形操作。本公开的方面还可以查询第一存储器，以确定与该常量集合相关联的存储器地址是否被分配在第一存储器的常量缓冲区处。此外，当该查询指示与常量集合相关联的至少一个存储器地址未被分配在常量缓冲区处时，本公开的方面可以将页面故障指示符设置为真值，否则将页面故障指示符设置为假值。
- 一种用于减少存储器系统的存储器访问等待时间的方法和装置-201980018182.6
- 塔努吉·库马尔·阿加瓦尔;阿纳苏阿·霍米克;道格拉斯·班森·亨特 - 超威半导体公司
- 2019-02-27 - 2022-04-05 - G06F12/0862
- 一种方法包括监测从倒数第二级高速缓存到主存储器的推测性存储器读取请求的请求率。所述推测性存储器读取请求对应于所述倒数第二级高速缓存中未命中的数据读取请求。监测针对由所述数据读取请求所请求的数据搜索末级高速缓存的命中率。基于所述请求率和所述命中率，与针对对应的核心需求数据读取请求的数据搜索所述末级高速缓存并行地选择性地启用到所述主存储器的核心需求推测性存储器读取请求。基于所述请求率和所述命中率，与针对对应的预取数据读取请求的数据搜索所述末级高速缓存并行地选择性地启用到所述主存储器的预取推测性存储器读取请求。
- 数据存储装置中的预测性数据预取-202080028473.6
- A·弗罗利科夫;Z·A·P·沃格尔;J·G·门德斯;C·M·古达 - 美光科技公司
- 2020-03-10 - 2021-11-23 - G06F12/0862
- 一种数据存储系统具有非易失性媒体、缓冲存储器、处理装置和数据预取器。所述数据预取器接收要在所述数据存储系统中执行的命令，提供所述命令作为预测模型的输入，获得识别用于预取的至少一个命令作为具有所述命令作为输入的所述预测模型的输出。在所述命令在所述数据存储装置中执行之前，所述数据预取器从所述非易失性存储器检索要在执行所述命令时使用的至少一数据部分；并将所述数据部分存储在所述缓冲存储器中。在所述命令的执行之前，所述数据部分的检索和存储可以与许多命令的执行同时执行，以减小所述命令对与所述命令的执行同时执行的其它命令的时延影响。
- 用于图形数据处理的数据预取-202080014359.8
- V·维穆拉帕利;L·斯特里拉马萨玛;M·麦克费森;A·阿南塔拉曼;B·阿什博;M·拉曼多斯;W·B·萨德勒;J·皮尔斯;S·杰那斯;B·英斯科;V·兰加纳坦;K·辛哈;A·亨特;P·苏尔蒂;N·加洛普冯博里斯;J·雷;A·R·阿普;E·乌尔-艾哈迈德-瓦尔;A·科克;S·金;S·麦尤兰;V·安德烈 - 英特尔公司
- 2020-02-12 - 2021-09-28 - G06F12/0862
- 实施例一般涉及用于图形数据处理的数据预取。一种设备的实施例包括：一个或多个处理器，所述一个或多个处理器包括一个或多个图形处理单元（GPU）；以及多个高速缓存，所述多个高速缓存用于为所述一个或多个GPU提供存储装置，所述多个高速缓存至少包括L1高速缓存和L3高速缓存；其中所述设备将通过所述一个或多个GPU中的第一GPU的预取器来提供对数据的智能预取，包括：测量针对所述L1高速缓存的命中率，在确定针对所述L1高速缓存的所述命中率等于或大于阈值时，将对数据的预取限于所述L3高速缓存中的存储装置，以及在确定针对所述L1高速缓存的所述命中率小于阈值时，允许对数据的所述预取到所述L1高速缓存。
- 多GPU环境中的存储器预取-202080014300.9
- J·雷;A·阿南塔拉曼;V·安德烈;A·R·阿普;N·加洛波冯波里斯;V·乔治;E·乌尔-艾哈迈德-瓦尔;M·麦克菲尔森;S·迈于兰;A·科克 - 英特尔公司
- 2020-02-11 - 2021-09-21 - G06F12/0862
- 实施例一般涉及多GPU环境中的存储器预取。一种设备的实施例包括多个处理器，所述多个处理器包括用于处理数据的主机处理器和多个图形处理单元（GPU），所述GPU中的每一个GPU包括预取器和高速缓存；以及用于存储数据的存储器，所述存储器包括多个存储器元件；其中，所述GPU中的每一个GPU的所述预取器要将数据从所述存储器预取到所述GPU的所述高速缓存；以及其中，GPU的所述预取器被禁止从所述GPU或所述主机处理器不拥有的页预取。
- 缓存存储器请求流-202080005647.7
- 维诺德·沙马蒂;若昂·迪亚斯 - 谷歌有限责任公司
- 2020-01-28 - 2021-06-25 - G06F12/0862
- 包括在计算机存储介质上编码的计算机程序的方法、系统和装置用于根据页面级属性值来分配缓存资源。在一种实施方式中，所述系统包括一个或多个集成客户端设备和缓存。每个客户端设备被配置为至少生成存储器请求。每个存储器请求具有相应物理地址以及所述物理地址所属的页面的相应页面描述符。所述缓存被配置为缓存所述一个或多个集成客户端设备中的每个集成客户端设备的存储器请求。所述缓存包括具有多个道路的缓存存储器。所述缓存被配置为使用所述存储器请求的相应页面描述符的页面级属性来区分不同的存储器请求，并且将所述缓存存储器的不同部分分配给不同的相应存储器请求。
- 指令高速缓存中的预取终止和恢复-201980067439.7
- B·P·赫里马加卢拉马普拉萨德;D·M·汤普森;A·A·查查德;H·翁 - 德克萨斯仪器股份有限公司
- 2019-08-14 - 2021-05-25 - G06F12/0862
- 一种系统，其包括CPU核心(102)、第一存储器高速缓存(130)和第二存储器高速缓存(155)以及存储控制器子系统(101)。存储控制器子系统(101)推测地确定第一存储器高速缓存(130)中的虚拟地址的命中或未命中状况，并且推测地将虚拟地址转换为物理地址。与命中或未命中状况以及物理地址相关联，存储控制器子系统(101)将状态配置为有效状态。响应于从CPU核心(102)接收到不需要与虚拟地址相关联的程序指令的第一指示，存储控制器子系统(101)将状态重新配置为无效状态，并且响应于从CPU核心(102)接收到需要与虚拟地址相关联的程序指令的第二指示，存储控制器子系统(101)将状态重新配置回有效状态。
- 分层缓存系统中的预取管理-201980067440.X
- B·P·赫里马加卢拉马普拉萨德;D·M·汤普森;A·A·查查德;H·翁 - 德克萨斯仪器股份有限公司
- 2019-08-14 - 2021-05-25 - G06F12/0862
- 一种装置，其包括CPU核心(102)、具有第一行大小的第一存储器高速缓存(130)和具有大于第一行大小的第二行大小的第二存储器高速缓存(155)。第二存储器高速缓存(155)的每一行包括上半部分和下半部分。存储控制器子系统(101)耦合到CPU核心(102)以及第一存储器高速缓存(130)和第二存储器高速缓存(155)。在第一存储器高速缓存(130)中第一目标地址未命中时，存储控制器子系统(101)确定导致未命中的第一目标地址映射到第二存储器高速缓存(155)中的行的下半部分，从第二存储器高速缓存(155)中检索整行，并将整行从第二存储器高速缓存(155)返回到第一存储器高速缓存(130)。
- 控制从动态随机存储器中预取数据的方法、装置及系统-201880096481.7
- 夏晶;信恒超;涂珍喜;闵文斌 - 华为技术有限公司
- 2018-11-15 - 2021-03-26 - G06F12/0862
- 一种控制从动态随机存储器中预取数据的方法、装置及系统，方法包括最后一级缓存LLC获取所述DRAM的至少一个刷新指示信号(S1)；所述LLC根据所述至少一个刷新指示信号生成至少一个控制信号(S2)；所述LLC根据所述至少一个控制信号控制从所述DRAM中预取数据(S3)。上述方法的最后一级缓存LLC通过获取DRAM的至少一个刷新指示信号，根据刷新指示信号生成控制信号，实现了DRAM与LLC的结合，并可以基于控制信号对从所述DRAM中预取数据的操作进行控制，解决了刷新对DRAM效率是有负面影响，尤其是刷新影响出现叠加效应的问题，有效地提高了DRAM的性能。
- 用于存储器的预取管理-201980038591.2
- R·N·哈斯布恩;D·D·甘斯;S·达鲁瓦拉 - 美光科技公司
- 2019-04-23 - 2021-01-22 - G06F12/0862
- 描述了用于无线通信的方法、系统和器件。可以在器件处接收到对定位于存储器阵列的存储器页面中的数据的请求，并且可以标识预取计数器的与所述存储器页面相关联的值。然后可以基于所述预取计数器的所述值在所述器件的存储器阵列与存储器库之间传送所述存储器页面的包含所请求数据的一部分。例如，可以基于所述预取计数器的所述值选择所述存储器页面的所述部分。可以将所述存储器页面的第二部分传送到所述器件的缓冲器，并且所述预取计数器的所述值可以是基于所述存储器页面的所述第一部分与所述存储器页面的所述第二部分之间的关系来修改的。
- 用以约束存储器带宽利用的存储器请求限制-201880080230.X
- 威廉·L·瓦尔克;威廉·E·琼斯 - 超威半导体公司
- 2018-08-28 - 2020-07-28 - G06F12/0862
- 一种处理系统(100)，包括能够耦接到本地存储器(112)的互连结构(110)以及耦接到所述互连结构的至少一个计算复合体(102)。所述计算复合体包括处理器核心(114至117)和高速缓存分级体系(118)。所述高速缓存分级体系具有多个高速缓存(121至130)和限制控制器(228)，所述限制控制器被配置来基于访问等待时间度量和预取准确度度量中的至少一者来限制所述处理器核心能够发布的存储器请求的速率。所述访问等待时间度量表示用于所述处理器核心的存储器请求的平均访问等待时间，并且所述预取准确度度量表示所述高速缓存分级体系的高速缓存的预取器(220)的准确度。
- 高速缓存器中的零时延预提取-201880066406.6
- O·奥洛罗德;R·文卡塔苏巴拉尼亚;H·翁 - 德州仪器公司
- 2018-10-10 - 2020-05-29 - G06F12/0862
- 所描述实例涉及数字数据处理设备中的高速缓存系统，所述数字数据处理设备包含：中央处理单元核心；一级指令高速缓存器；和二级高速缓存器。所述二级高速缓存器中的高速缓存行的大小是所述一级指令高速缓存器中的高速缓存行的大小的两倍。所述中央处理单元核心在需要时经由请求地址请求额外程序指令。在所述一级指令高速缓存器中的未命中(2302)致使二级高速缓存行的上半部中的命中后，所述二级高速缓存器即刻将上半部层级高速缓存行供应到所述一级指令高速缓存器(2309)。在后续二级高速缓存存储器循环上，所述二级高速缓存器将所述高速缓存行的下半部供应到所述一级指令高速缓存器(2310)。此高速缓存器技术因此与普通预提取相比采用较少资源来预提取所述下半部二级高速缓存行。
- 使用动态预取深度的多行数据预取-201880056109.3
- H·A·李;Y·周;J·佩普 - 甲骨文国际公司
- 2018-08-13 - 2020-04-21 - G06F12/0862
- 一种用于为处理器预取数据的系统，包括处理器核心、被配置为存储供处理器核心使用的信息的存储器、被配置为从存储器获取和存储信息的高速缓存存储器，以及预取电路。预取电路可以被配置为发出多簇预取请求，以使用预测地址从存储器中检索信息以存储在高速缓存存储器中。多簇预取请求可以包括指示要检索的获取簇的数量的深度值。预取电路还可以被配置为基于特定时间间隔内经预取的信息的高速缓存命中率来生成准确度值，并且基于准确度值来修改深度值。
- 硬件预取器的基于利用率的节流-201880046221.9
- H·A·李;Y·周;J·佩普 - 甲骨文国际公司
- 2018-08-23 - 2020-03-06 - G06F12/0862
- 用于为处理器预取数据的系统包括处理器核心、存储器、高速缓存存储器和预取电路。存储器可以被配置为存储供处理器核心使用的信息。高速缓存存储器可以被配置为发出对存储器中的供处理器核心使用的信息的获取请求。预取电路可以被配置为使用预测的地址发出对存储器中的信息的预取请求以将该信息存储在高速缓存存储器中，并在特定时间间隔内监视来自高速缓存存储器的获取请求和来自预取电路的预取请求的量。预取电路还可以被配置为响应于确定所述量满足阈值量而在随后的时间间隔内禁用从存储器进行预取的预取请求。
- 操作高速缓存-201780075509.4
- 大卫·N·萨格斯 - 超威半导体公司
- 2017-12-05 - 2019-07-23 - G06F12/0862
- 公开了一种用于使用操作(op)高速缓存的系统和方法。所述系统和所述方法包括用于高速缓存先前解码的指令的op高速缓存。所述op高速缓存包括多个物理地编索引且加标签的指令，以允许在线程之间共享指令。通过多种方式将所述op高速缓存链接起来，以允许服务高速缓存行中的多个指令。所述op高速缓存存储在共享操作存储与立即/位移存储之间以最大化容量。
- 具有不等量值跨距的预提取机制-201780072422.1
- T·A·萨托里乌斯;J·N·迪芬德尔费尔;T·P·施派尔;M·S·麦克勒瓦伊内;M·W·莫罗 - 高通股份有限公司
- 2017-12-15 - 2019-07-05 - G06F12/0862
- 系统及方法是关于涉及不等量值跨距值的预提取机制。可检测连续跨距值之间的不等量值函数关系，其中所述跨距值是基于连续载入指令的目标地址之间的距离。可确定用于预提取数据的至少一下一跨距值，其中所述下一跨距值是基于所述不等量值函数关系及先前跨距值。数据预提取可从基于所述下一跨距值及先前目标地址计算出的至少一个预提取地址进行。所述不等量值函数关系可包含对应于对分搜索算法的对数关系。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
