[发明专利]促进高速缓存系统中的写入未命中高速缓存的方法和设备在审
| 申请号： | 202080038198.6 | 申请日： | 2020-05-26 |
| 公开（公告）号： | CN113874846A | 公开（公告）日： | 2021-12-31 |
| 发明（设计）人： | N·布霍里亚;T·D·安德森;P·M·希普尔霍伊泽尔 | 申请（专利权）人： | 德州仪器公司 |
| 主分类号： | G06F12/0844 | 分类号： | G06F12/0844;G06F12/0873;G06F12/0875 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 林斯凯 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述用于促进高速缓存系统中的写入未命中高速缓存的实例方法、设备、系统和制品。一种实例设备(110)包含：第一高速缓存存储区(214)；第二高速缓存存储区(218)，其中所述第二高速缓存存储区(218)包含可用于存储从所述第一高速缓存存储区(214)逐出的第一组数据的第一部分以及第二部分；高速缓存控制器(222)，其耦合到所述第一高速缓存存储区(214)和所述第二高速缓存存储区(218)，并且可用于：接收写入操作；确定所述写入操作在所述第一高速缓存存储区(214)中产生未命中；以及响应于所述第一高速缓存存储区(214)中的所述未命中，向所述第二高速缓存存储区(218)提供与所述写入操作相关联的写入未命中信息以用于存储在所述第二部分中。 | ||
| 搜索关键词： | 促进 高速缓存 系统 中的 写入 命中 方法 设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德州仪器公司，未经德州仪器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202080038198.6/，转载请声明来源钻瓜专利网。
- 上一篇：用于辊夹的锁定机构
- 下一篇：用于全双工的下行链路和上行链路波束管理增强
- 同类专利
- 用于处理器高速缓存管理的争用跟踪-202211021189.3
- A·乔杜里;C·R·费尔巴赫;J·辛格;M·高瑟;A·蒂鲁马莱;S·乔杜里 - 辉达公司
- 2022-08-24 - 2023-08-01 - G06F12/0844
- 本公开涉及用于处理器高速缓存管理的争用跟踪。本文公开的技术涉及跟踪争用和使用跟踪的争用来管理处理器高速缓存。该技术在处理器的高速缓存控制逻辑中实现，并且使处理器能够跟踪主存储器中的哪些位置是有争议的。该技术可以使用位置的争用性来确定将数据存储在高速缓存中的何处以及如何分配和逐出高速缓存中的高速缓存行。在一个示例中，该技术可以在位置有争议时将数据存储在共享高速缓存中，而可以在位置无争议时绕过共享高速缓存并将数据存储在私有高速缓存中。这可能是有利的，因为将数据存储在共享高速缓存中可以减少或避免在不同的私有高速缓存中具有多个副本，并且可以减少使私有高速缓存中的副本保持同步所涉及的高速缓存一致性开销。
- 用于减少独占操作延迟的争用跟踪-202211020812.3
- A·乔杜里;C·R·费尔巴赫;J·辛格;M·高瑟;A·蒂鲁马莱;S·乔杜里 - 辉达公司
- 2022-08-24 - 2023-08-01 - G06F12/0844
- 本公开涉及用于减少独占操作延迟的争用跟踪。本文公开的技术涉及跟踪争用和使用跟踪的争用来减少独占存储器操作的延迟。该技术使处理器能够跟踪主存储器中的哪些位置是有争议的，并基于争议性修改独占存储器操作的处理顺序。线程可以包括同一存储器位置的多个独占操作(例如，独占加载和互补的独占存储)。可以将多个独占存储器操作添加到队列并且在队列中包括它们之间的一个或更多个介入操作。处理器可以基于添加它们的顺序处理队列中的操作，并且可以使用跟踪的争用来执行一些独占操作的乱序处理。例如，处理器可以执行独占加载操作，并且因为对应的位置是有争议的，所以可以在介入操作之前处理互补的独占存储操作。
- 用于高带宽缩放的一致数据高速缓存-201910463512.4
- W·A·甘地;T·曼达尔;R·K·马尼亚姆;S·S·拉奥 - 辉达公司
- 2019-05-30 - 2023-06-09 - G06F12/0844
- 公开了一种用于分布式高速缓存的方法、计算机可读介质和系统，其使多个处理单元快速访问存储在本地存储器中的一部分数据。分布式高速缓存由多个较小的高速缓存组成，并且每个较小的高速缓存与至少一个处理单元相关联。除了通过其在处理单元和较小的高速缓存之间传输数据的共享交叉网络之外，在形成伙伴高速缓存集的两个或更多个较小高速缓存之间提供专用连接。通过专用连接传输数据可减少共享交叉网络上的拥塞。减少共享交叉开关网络上的拥塞增加可用带宽并允许处理单元的数量增加。定义了一致性协议，用于访问存储在分布式高速缓存中的数据，以及用于在伙伴缓存集的较小高速缓存之间传输数据。
- 一种应用于自动驾驶的NUCA架构硬件性能优化方法、系统及介质-202211533458.4
- 王海;胡强;郭宪章;黄乐天 - 电子科技大学长三角研究院（湖州）
- 2022-11-30 - 2023-03-07 - G06F12/0844
- 本发明属于自动驾驶领域，公开了一种应用于自动驾驶的NUCA架构硬件性能优化方法、系统及介质，当本地cache无空闲空间时，利用广度优先算法先查找最近的，然后次近的，依次向外访问外围的共享cache，当访问到空闲地址则直接存入数据，否则继续利用队列的先进先出特征，按照前面访问的顺序回顾一遍相邻点，访问下一层的空闲地址；当访问外围的cache到一定层数阈值时便停止继续访问，直接替换本地cache中未经常访问的数据。本发明基于广度优先遍历算法，以及根据相关限制约束当访问外围的cache到一定层数时便停止继续访问直接替换本地cache中数据，以此加速数据存储与处理降低访问的延迟同时提高吞吐率使硬件的性能得到优化。
- 预取数据的方法、装置和介质-202110345639.3
- 罗竣文;孙飞;李浩然;王邦彦;赵梓豪 - 阿里巴巴新加坡控股有限公司
- 2021-03-31 - 2022-10-04 - G06F12/0844
- 本公开涉及用于预取数据的方法、装置和介质，所述方法包括：检查目标缓存行的预取标签，所述目标缓存行存储在系统的高速缓存中，所述目标缓存行的所述预取标签指示所述目标缓存行的已被访问的部分；确定所述预取标签是否已达到所述高速缓存的预取阈值；以及响应于确定出所述预取标签未达到所述预取阈值，暂停将数据预取到所述高速缓存一个或多个周期。
- 一种多核处理器片上缓存的分配方法及相关装置-202110110785.8
- 孙思;周可;王桦;郭畅 - 华为云计算技术有限公司
- 2021-01-27 - 2022-07-29 - G06F12/0844
- 本申请提供一种多核处理器片上缓存的分配方法。本申请的技术方案中，为第一处理器分配片上缓存中的n1路缓存；获取第一处理器的第一状态信息；获取第一深度强化学习模型基于第一状态信息输出的第一动作评分信息，第一动作评分信息包括指示增大第一处理器对应的缓存路数的评分、减小第一处理器对应的缓存路数的评分和保持第一处理器对应的缓存路数不变的评分；基于第一动作评分信息确定第一动作指示信息，第一动作指示信息指示的动作为第一处理器的缓存路数增大、减小或保持不变；根据第一动作指示信息确定为第一处理器分配所述片上缓存的n2路缓存；为第一处理器分配所述片上缓存中的n2路缓存。本申请提出的技术方案，合理分配了片上缓存。
- 一种用于同步中央处理器所属缓存的方法和装置-201710147292.5
- 张扬;罗犇 - 阿里巴巴集团控股有限公司
- 2017-03-13 - 2022-02-22 - G06F12/0844
- 本发明公开了一种用于同步中央处理器所属缓存的方法，包括：确定源中央处理器和目的中央处理器；将所述源中央处理器所属指定的缓存区域的数据同步到目的中央处理器所属的相应的缓存区域。能够将中央处理器所属缓存中的数据直接复制同步到其他中央处理器所属缓存的相应区域，确保程序运行的时候，其他中央处理器可以直接从本地缓存里面访问到数据，有效降低开销，提高程序运行效率。
- 一种高速缓存结构、访问方法和电子设备-202111285507.2
- 李祖松;赵继业;郇丹丹 - 北京微核芯科技有限公司
- 2021-11-02 - 2022-02-22 - G06F12/0844
- 本公开提供一种高速缓存结构、访问方法和电子设备。该高速缓存结构的物理组织形式为，深度为2
- 用于推测性和普通执行的数据定义高速缓存-202080046388.2
- S·J·沃勒克 - 美光科技公司
- 2020-07-15 - 2022-02-08 - G06F12/0844
- 一种高速缓存系统，其具有：第一高速缓存；第二高速缓存；可配置数据位；和逻辑电路，其耦合到处理器以基于所述可配置位控制所述高速缓存。当所述可配置位处于第一状态时，所述逻辑电路配置成：当执行类型为第一类型时，实施用于经由所述第一高速缓存存取存储器系统的命令；和当所述执行类型为第二类型时，实施用于经由所述第二高速缓存存取所述存储器系统的命令。当所述可配置数据位处于第二状态时，所述逻辑电路配置成：当所述执行类型为所述第一类型时，实施用于经由所述第二高速缓存存取所述存储器系统的命令；和当所述执行类型为所述第二类型时，实施用于经由所述第一高速缓存存取所述存储器系统的命令。
- 促进高速缓存系统中的写入未命中高速缓存的方法和设备-202080038198.6
- N·布霍里亚;T·D·安德森;P·M·希普尔霍伊泽尔 - 德州仪器公司
- 2020-05-26 - 2021-12-31 - G06F12/0844
- 描述用于促进高速缓存系统中的写入未命中高速缓存的实例方法、设备、系统和制品。一种实例设备(110)包含：第一高速缓存存储区(214)；第二高速缓存存储区(218)，其中所述第二高速缓存存储区(218)包含可用于存储从所述第一高速缓存存储区(214)逐出的第一组数据的第一部分以及第二部分；高速缓存控制器(222)，其耦合到所述第一高速缓存存储区(214)和所述第二高速缓存存储区(218)，并且可用于：接收写入操作；确定所述写入操作在所述第一高速缓存存储区(214)中产生未命中；以及响应于所述第一高速缓存存储区(214)中的所述未命中，向所述第二高速缓存存储区(218)提供与所述写入操作相关联的写入未命中信息以用于存储在所述第二部分中。
- 数据采集方法、装置、电子设备及存储介质-202011475482.8
- 陈海波;周汉星 - 深兰人工智能（深圳）有限公司
- 2020-12-14 - 2021-04-09 - G06F12/0844
- 本申请实施例涉及计算机技术领域，提供了一种数据采集方法、装置、电子设备及存储介质，方法包括：获取每一数据采集对象对应的模块数据；将每一数据采集对象对应的模块数据写入双缓冲区中的目标缓冲区，并将读写标志位修改为与目标缓冲区对应；基于用于写磁盘的线程和读写标志位，将双缓冲区中的数据写入磁盘中；其中，目标缓冲区为双缓冲区中的一个；读写标志位，为进行原子性封装后的变量，用于标识双缓冲区中当前可写的缓冲区。本申请实施例提供的数据采集方法、装置、电子设备及存储介质，通过双缓冲区缓存模块数据后再将数据写入磁盘，不是直接存储到硬盘中，能基于不同的缓存，改善冲突，数据采集的实时性更好，能提高系统的性能。
- 数据同步方法、装置和电子设备-201710662573.4
- 程霖;李慧君 - 歌尔科技有限公司
- 2017-08-04 - 2021-04-02 - G06F12/0844
- 本发明提供了一种数据同步方法、装置和电子设备，所述方法包括：在读取写入到缓存区内的数据时，获取当前时间间隔内的读写数据状态指标；确定与所述读写数据状态指标对应的读取操作与写入操作的同步偏差程度；根据所述同步偏差程度调整所述当前时间间隔内每次读取操作对应的数据，以降低所述同步偏差程度。通过实施本方案的实施例，可以解决读写数据不同步的问题。
- 一种缓存镜像的方法及装置-201611139520.6
- 柳增运 - 苏州浪潮智能科技有限公司
- 2016-12-12 - 2020-07-24 - G06F12/0844
- 本发明实施例公开了一种缓存镜像的方法，在将缓存数据信息存储于本端第一缓存区的同时将该数据信息发送到对端第一缓存区；在本端第一缓存区向第二缓存区进行下刷数据时，通过镜像层将缓存数据信息进行复制；最后将两份相同的缓存数据信息存储于本端第二缓存区，并将相应的缓存数据信息发送到对端第二缓冲区，以完成缓存镜像。本申请技术方案将现有的缓存区分为两层缓存区进行存储镜像数据，多次拷贝，增加了数据安全性以及稳定性；此外，通过将缓存数据地址镜像，进一步防止数据出现损坏或丢失，从而提高了缓存的性能，保证系统的可靠性。此外，本发明实施例还提供了相应的实现装置，进一步使得所述方法更具有实用性，所述装置具有相应的优点。
- 一种基于共享存储器的数据通信同步方法-201610830324.7
- 韩军;轩四中;袁腾跃;曾晓洋 - 复旦大学
- 2016-09-19 - 2020-05-12 - G06F12/0844
- 本发明属于集成电路设计技术领域，具体为一种基于共享存储器的数据通信同步方法。在基于总线互连的多核SoC系统中，多个处理器之间的数据通信通常通过共享存储器来实现。本发明利用多核SoC实现并行GPDT算法，在矩阵运算中将各个处理器的计算结果利用共享存储器进行拼接或累加来构造完整结果。对于需要结果拼接的通信过程，根据每个处理器分配的工作量将共享地址空间合理地进行分割，使得每个处理器与分割之后的地址空间片段一一对应，将计算结果写入对应的地址空间；而对于需要结果累加的通信过程，则每个处理器覆盖写入同一块地址空间。为了避免数据发生冲突，本发明提供“检测标识‑修改标识‑访问存储‑还原标识”的数据同步方法，这样大大降低了发生数据冲突的概率。
- 一种将慢速串口数据与高速采集数据融合存储的方法-201710895120.6
- 薛红霞;贾金锁;陈香国;毕锐锐 - 北京华航无线电测量研究所
- 2017-09-28 - 2020-02-28 - G06F12/0844
- 本发明公开了一种将慢速串口数据与高速采集数据融合存储的方法，包括步骤1、对所述数据采存系统进行初始化设置；步骤2、主控模块将所述高速采集数据发送到采存模块；步骤3、主控模块将所述慢速串口数据发送到采存模块；步骤4、采存模块将所述慢速串口数据和高速采集数据进行融合存储。该方法可满足串口在线异步更新的应用需求，适应主控模块在任意时刻、以任意周期发送新的参数列表，并可以最小延时将新的参数列表，更新到每一个数据融合帧的帧头送入存储空间，确保参数列表的信息完整度。该方法还实现了将慢速串口数据和高速采集数据进行可靠融合存储的功能，有效提高数据采存设备的数据即时性、完整性和可靠性。
- 存储模块、具有其的存储系统及板的布置方法-201811493558.2
- 金东烨;李载浚 - 三星电子株式会社
- 2018-12-07 - 2019-08-27 - G06F12/0844
- 本发明涉及一种存储模块、具有其的存储系统及板的布置方法。该存储模块包括模块板和布置在模块板的至少一个外表面上的多个半导体存储器件，模块板包括第一数据通路和第二数据通路以及多个层，第一数据通路和第二数据通路被配置为分别通过在模块板外部彼此相邻布置的第一数据线和第二数据线传输第一数据和第二数据，所述多个层包括穿过其的第一数据通路和第二数据通路。所述多个层包括彼此相邻的第一层和第二层。模块板包括在第一层中从第一数据通路朝向第二数据通路延伸且不连接到第二数据通路的第一数据通路翼以及在第二层中从第二数据通路朝向第一数据通路延伸且不连接到第一数据通路以重叠第一数据通路翼的第七数据通路翼。
- 用于管理具有不同高速缓存能力的跨页指令的方法和设备-201380047990.8
- 莱斯利·马克·德布鲁因;詹姆斯·诺里斯·迪芬德尔费尔;迈克尔·斯科特·麦基尔文;布莱恩·迈克尔·斯坦普尔 - 高通股份有限公司
- 2013-09-26 - 2018-05-29 - G06F12/0844
- 具有可高速缓存的第一部分(474)、来自不可高速缓存的页且跨越高速缓冲存储器行的第二部分(475，476)的指令高速缓冲存储器行(457)中的指令被阻止从指令高速缓冲存储器(448)执行。与所述不可高速缓存第二部分相关联的属性(449)是与所述高速缓冲存储器行中的指令的其余部分的属性(470)分开地进行跟踪。如果到达跨页指令用于执行，那么清洗所述跨页指令和跟随的指令且针对至少所述第二部分对存储器做出不可高速缓存请求。一旦接收到所述第二部分，便从保存在先前获取群组中的所述第一部分重构整个跨页指令。以用于未经高速缓冲存储的所获取指令的恰当属性返回所述跨页指令或其部分且可在不高速缓冲存储的情况下执行所述经重构指令。
- 用于存储器管理单元的多线程转换及事务重新排序-201680029881.7
- J·E·波达艾玛;P·C·J·维尔齐恩斯基;C·J·摩瑞拉;A·米雷特斯凯;M·瓦里亚;K·J·厄恩魏因;M·索马孙达拉姆;M·U·乔德里;S·M·加代尔拉布 - 高通股份有限公司
- 2016-04-27 - 2018-02-16 - G06F12/0844
- 系统及方法涉及在多线程存储器管理单元MMU中执行地址转换。两个或多于两个地址转换请求可由所述多线程MMU接收且被并行地处理以检索到系统存储器的地址的地址转换。如果所述地址转换存在于所述多线程MMU的转换高速缓冲存储器中，那么可从所述转换高速缓冲存储器接收所述地址转换且将其调度以用于使用所述经转换地址接入所述系统存储器。如果所述转换高速缓冲存储器中存在未命中，那么可在两个或多于两个转换表查核行程中并行地调度两个或多于两个地址转换请求。
- 一种存储虚拟化新型缓存同步实现方法-201710539900.7
- 不公告发明人 - 长沙开雅电子科技有限公司
- 2017-07-05 - 2017-11-07 - G06F12/0844
- 本发明专利涉及一种存储虚拟化新型缓存同步实现方法，该方法通过在两台存储虚拟化设备的缓存之间建立两条同步通道，以实现数据的物理链路传输，该方法对缓存采用读缓存、写缓存、写镜像缓存分区的方式来进行管理，而缓存同步主要是写缓存的同步，即a端的写缓存同步至b端的写镜像缓存，b的写缓存同步至a端的写镜像缓存，以达到缓存同步的效果。
- 一种记录存储数据发生变化的方法及装置-201310594802.5
- 严俊 - 华为技术有限公司
- 2013-11-21 - 2017-08-18 - G06F12/0844
- 本申请公开了一种记录存储数据发生变化的方法及装置，其中，所述方法包括确定逻辑单元号LUN中当前变化逻辑块所在的逻辑块区；查询位图集中是否已存在所述逻辑块区的对应位图；如果不存在，则在所述位图集中建立所述逻辑块区的对应位图，并在所述对应位图中记录所述当前变化逻辑块发生变化；如果存在，则直接在所述对应位图中记录所述当前变化逻辑块发生变化。通过上述方式，本申请能够减少位图占用的存储资源，降低对内存资源的浪费。
- 一种基于ceph的存储交互装置及存储系统-201610944980.X
- 刘斌 - 郑州云海信息技术有限公司
- 2016-11-02 - 2017-05-10 - G06F12/0844
- 本发明公开了一种基于ceph的存储交互装置，包括若干个RBD卷、分别与若干个客户端一一对应的若干个RBD cache；RBD cache，用于将接收到的访问请求同步至其他RBD cache；接收并依据其他RBD cache同步过来的访问请求对自身接收到的访问请求进行相应的调整，依据调整后的访问请求访问相应的RBD卷；将访问RBD卷后得到的数据返回对应的客户端。本发明避免多个客户端通过不同的RBD cache同时对一个RBD卷访问时数据不同步而报错的问题，可靠性高；本发明还公开了一种包括上述存储交互装置的存储系统。
- 一种基于FPGA/CPLD的多通道数据缓存实现方法-201410225643.6
- 陶涛;刘毅;梅雪松;张东升;孙挪刚;姜歌东 - 西安交通大学
- 2014-05-26 - 2017-04-26 - G06F12/0844
- 本发明公开了一种基于FPGA/CPLD的多通道数据缓存实现方法，包括以下步骤1)划分RAM；2)在RAM中为每个通道划分出独立的缓存区域，然后对通道进行编码；3)用CPLD/FPGA编写DMA，由单片机(MCU)指定RAM的初始地址，即缓存的初始地址，4)单片机启动采样脉冲，操作端口为0x8020，锁存各通道当前数据并启动DMA，随后启动计数器DMAcnt，计数器DMAcnt由低位AddrH和高位AddrL两部分拼接而成，位数等于log2(CN/RN)加上log2(BN)；5)在DMAcnt信号驱动下，各通道采样锁存数据和各自缓存区地址会被对应起来6)AddrM溢出后，各通道地址重新赋予初始地址，如此循环可实现持续缓存。本发明可以使RAM读地址和写地址会分时占用数据线，逻辑时序的编程简单。
- 用于分级高速缓存设计中的高速缓存之间的高效通信的方法和装置-201180066503.3
- R·夏勒夫;Y·吉拉德;S·赖金;I·亚诺弗;S·什沃茨曼;R·萨德 - 英特尔公司
- 2011-12-23 - 2017-03-29 - G06F12/0844
- 根据本文所公开的实施例，提供用于在分级高速缓存设计中的高速缓存之间实现高效通信的方法、系统、机制、技术和装置。例如，在一个实施例中，这种装置可以包括具有数据总线的集成电路；与数据总线可通信地接口的较低级高速缓存；与数据总线可通信地接口的较高级高速缓存；一个或多个数据缓冲器以及一个或多个非数据缓冲器。在这种实施例中，数据缓冲器与数据总线可通信地接口，并且一个或多个数据缓冲器中的每一个具有缓冲整个高速缓存线的缓冲存储器、指示相应数据缓冲器状态的一个或多个控制位以及与该整个高速缓存线相关联的地址。在这种实施例中，无数据缓冲器不能存储整个高速缓存线以及具有指示相应无数据缓冲器状态的一个或多个控制位和用于与相应无数据缓冲器相关联的高速缓存间转移线的地址。在这种实施例中，高速缓存间转移逻辑用于经由数据总线从较高级高速缓存请求高速缓存间转移线，并用于进一步将高速缓存间转移线从数据总线写入较低级高速缓存中。
- 专利分类
