[发明专利]定序器链接电路系统在审
| 申请号： | 202080090856.6 | 申请日： | 2020-12-17 |
| 公开（公告）号： | CN115053291A | 公开（公告）日： | 2022-09-13 |
| 发明（设计）人： | K·A·本杰明;T·多尔蒂 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | G11C8/04 | 分类号： | G11C8/04;G11C7/22;G11C16/08;G06F13/16 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 任超 |
| 地址： | 美国爱*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种系统可包含多个定序器，其各自经配置以响应于提供到其的相应定序器启用信号的断言来提供数个经定序输出信号。所述系统可包含链接电路系统，其耦合到所述多个定序器。所述链接电路系统可包括逻辑以：响应于由其接收到的主启用信号的断言，根据第一序列断言提供到所述多个定序器的相应定序器启用信号；及响应于所述主启用信号的解除断言，根据第二序列断言提供到所述多个定序器的所述相应定序器启用信号。 | ||
| 搜索关键词： | 定序器 链接 电路 系统 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202080090856.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于解码用于存取操作的存储器存取地址的设备和方法-201910743703.6
- 阿龙·S·叶 - 美光科技公司
- 2019-08-13 - 2023-10-27 - G11C8/04
- 本申请涉及用于解码用于存取操作的存储器存取地址的设备和方法。本发明涉及具有块选择电路的存储器，所述块选择电路具有选择性地连接到多个驱动器电路的输出，每一驱动器电路连接到相应的存储器单元块；以及涉及操作此类存储器的方法。
- 存储芯片、存储芯片的地址写入方法和测试方法-202210261917.1
- 李杨;支凡 - 上海格易电子有限公司
- 2022-03-16 - 2023-09-22 - G11C8/04
- 本公开提供了一种存储芯片、存储芯片的地址写入方法和测试方法，涉及存储器技术领域。其中，存储芯片包括：地址PIN，所述多个地址PIN中的一个被配置为在一个时钟周期内复用，以接收两位地址信息；双边采样电路，与所述地址PIN电连接，所述双边采样电路被配置为在一个所述时钟周期内触发两次地址采样操作，以采集所述两位地址信息。通过本公开的技术方案，能够在不改变地址写入时序的前提下减少存储芯片上地址PIN的布设数量，由于地址PIN的减小，一方面，有利于芯片制程的优化，同时简化布线复杂度，另一方面，测试时存储芯片所占用的探针数量也随之减少，进而有利于提高测试设备并行CP测试的能力。
- 存储器控制器、存储设备和存储设备的控制方法-202211394853.9
- 洪振祐;姜熙雄;李允宑 - 三星电子株式会社
- 2022-11-08 - 2023-05-12 - G11C8/04
- 一种存储器控制器可以包括：权重管理单元，被配置为存储权重，所述权重基于多个存储器块的多条字线中的每一条的读取干扰强度；计数器，被配置为基于从权重管理单元获得的目标字线的权重来增加包括目标字线在内的管理组的读取计数，该计数器被配置为响应于控制器从外部主机设备接收到针对目标字线的读取请求来增加读取计数；以及验证操作确定单元，被配置为基于参考间隔计数与包括目标字线在内的管理组的读取计数的比较，确定是执行还是不执行字线验证操作。
- 用于高时延设计的低功率且面积优化的经分频时钟移位器方案-202210897384.6
- V·J·万卡雅拉 - 美光科技公司
- 2022-07-28 - 2023-04-07 - G11C8/04
- 本申请涉及用于高时延设计的低功率且面积优化的经分频时钟移位器方案。一种存储器装置，其包含存储器单元，所述存储器单元根据具有第一时钟频率的第一时钟信号进行操作且基于数据存取时间进行存取。所述存储器装置可包含用于基于所述数据存取时间延迟存取命令的时钟移位器电路。所述时钟移位器电路包含移位寄存器电路和相位校正电路。所述移位寄存器电路使用具有所述第一时钟频率的某一分数的第二时钟信号来延迟所述存取命令。所述相位校正电路使用所述第一时钟频率的所述分数从所述移位寄存器电路接收所述存取命令，基于所述存取命令的相位信息而延迟所述存取命令，且基于所述数据存取时间使用所述第一时钟频率将所述存取命令输出到所述存储器单元。
- 计数方法、计数装置以及应用其的计数系统和像素阵列-201980050603.3
- 雷述宇 - 宁波飞芯电子科技有限公司
- 2019-06-03 - 2023-01-31 - G11C8/04
- 本发明的实施方式提供一种计数方法、计数装置以及应用其的计数系统和像素阵列，该计数装置包括：存储模块包括级联的多个存储单元，其中多个存储单元存储有多个累积计数中间值，多个存储单元被配置为至少一组存储单元；运算模块与多个存储单元中的首末组存储单元相连，用于根据接收的计数值和通过末组存储单元输入的累加计数中间值进行运算，获得对应计数对象的当前累加计数中间值，并输出至级联的多个存储单元中的首组存储单元中。其中，多个累积计数中间值循环位移至运算模块与相应的计数值进行运算，直至计数结束则以存储模块中存储的多个当前累加计数中间值作为计数对象对应的多个累积计数结果。
- 定序器链接电路系统-202080090856.6
- K·A·本杰明;T·多尔蒂 - 美光科技公司
- 2020-12-17 - 2022-09-13 - G11C8/04
- 一种系统可包含多个定序器，其各自经配置以响应于提供到其的相应定序器启用信号的断言来提供数个经定序输出信号。所述系统可包含链接电路系统，其耦合到所述多个定序器。所述链接电路系统可包括逻辑以：响应于由其接收到的主启用信号的断言，根据第一序列断言提供到所述多个定序器的相应定序器启用信号；及响应于所述主启用信号的解除断言，根据第二序列断言提供到所述多个定序器的所述相应定序器启用信号。
- 非易失性存储器装置及对其单元进行计数的方法-202110966900.1
- 金珉奭;金炯坤 - 三星电子株式会社
- 2021-08-23 - 2022-03-29 - G11C8/04
- 公开了非易失性存储器装置及对其单元进行计数的方法。在对非易失性存储器装置中的存储器单元的数量进行计数的方法中，将用于单元计数操作的测量窗的测量范围和多个测量区间分别设置为第一范围和多个第一区间。所述多个测量区间包括在测量范围中。基于测量窗对包括在存储器单元阵列的第一区域中的第一存储器单元执行第一感测操作。在测量范围的宽度和多个测量区间中的每个的宽度被保持的同时，执行用于移位测量窗的第一移位操作。基于通过第一移位操作移位的测量窗对第一存储器单元执行第二感测操作。基于第一感测操作的结果和第二感测操作的结果来获得第一存储器单元的最终计数值。
- 用于近数据处理的系统、方法和设备-202110494510.9
- 皇甫文沁;K.T.马拉迪;姜冬岩 - 三星电子株式会社
- 2021-05-07 - 2021-11-09 - G11C8/04
- 存储器模块可以包括一个或多个存储器设备，以及耦合到一个或多个存储器设备的近存储器计算模块；近存储器计算模块包括被配置为处理来自一个或多个存储器设备的数据的一个或多个处理元件，以及被配置为协调来自主机和一个或多个处理元件的对一个或多个存储器设备的访问的存储器控制器。一种处理数据集的方法可以包括：将数据集的第一部分分布到第一存储器模块，将数据集的第二部分分布到第二存储器模块，基于数据集的第一部分在第一存储器模块处构建第一本地数据结构，基于数据集的第二部分在第二存储器模块处构建第二本地数据结构，以及合并第一和第二本地数据结构。
- 地址计数电路及包括地址计数电路的半导体装置-202011129562.8
- 李完燮 - 爱思开海力士有限公司
- 2020-10-21 - 2021-10-29 - G11C8/04
- 地址计数电路及包括地址计数电路的半导体装置。一种地址计数电路包括：共享地址计数电路，其被配置为通过在计数时钟信号的第一沿和第二沿对外部起始地址进行计数，来生成第一共享地址和第二共享地址；以及锁存电路，其包括多个锁存器，所述多个锁存器被配置为分别共享第一共享地址和第二共享地址，并通过根据多个锁存时钟信号锁存第一共享地址和第二共享地址，来生成多个列地址。
- 流访问存储器设备、系统和方法-202110133869.3
- N·乔拉;T·勃伊施;A·格罗弗;S·P·辛格;G·德索利 - 意法半导体国际有限公司;意法半导体股份有限公司
- 2021-02-01 - 2021-08-17 - G11C8/04
- 本公开的实施例涉及流访问存储器设备、系统和方法。一种系统包括随机存取存储器，该随机存取存储器被组织成可单独寻址的字。流访问控制电路装置被耦合到随机存取存储器的字线。流访问控制电路装置通过生成控制信号以驱动字线流访问确定区域的多个可单独寻址的字来对用于访问随机存取存储器的确定区域的多个可单独寻址的字的请求做出响应。该请求指示与确定区域相关联的偏移和与流访问相关联的模式。
- 用于存储器装置中的多种操作模式的共享地址计数器-201880041821.6
- 大卫·R·布朗 - 美光科技公司
- 2018-04-16 - 2021-07-16 - G11C8/04
- 如上文描述，例如快速归零模式及ECS模式的特定操作模式可有利于循序地存取存储器阵列的个别单元。为促进此功能性，可提供命令控制器，其包含一或多个个别控制器以在接收到特定模式进入命令(例如，快速归零或ECS)时控制地址定序。为产生待循序存取的内部地址，还可提供一或多个计数器。有利地，可共享所述计数器，使得其可用于可需要对所述存储器阵列的全部或大部分进行地址定序的任何操作模式，例如所述快速归零模式或所述ECS模式。
- 半导体存储器件-201610329737.7
- 蔡炅敏;金珉秀 - 爱思开海力士有限公司
- 2016-05-18 - 2020-10-13 - G11C8/04
- 一种半导体存储器件包括：第一存储体和第二存储体；地址计数器单元，包括第一地址计数器和第二地址计数器，第一地址计数器适用于输出与第一存储体相对应的第一计数地址信号，第二地址计数器适用于输出与第二存储体相对应的第二计数地址信号；第一输出控制单元，适用于在数据输入操作期间响应于第一计数地址信号而产生第一列地址信号，以及在数据输出操作期间响应于第二计数地址信号而产生第一列地址信号；以及第二输出控制单元，在数据输入操作和数据输出操作期间响应于第二计数地址信号而产生第二列地址信号。
- 数组广播和约简系统和方法-202010152448.0
- J·弗莱曼;A·莫尔;J·霍华德;R·帕洛夫斯基;Y·德米尔;N·派普尔林;F·佩特里尼;S·阿南塔克里什南;S·史密斯 - 英特尔公司
- 2020-03-06 - 2020-10-09 - G11C8/04
- 本申请公开了数组广播和约简系统和方法。本公开涉及使用直接存储器访问(DMA)控制电路来执行一个或多个广播或约简操作的系统和方法。DMA控制电路执行促进数据到系统存储器电路中的多个目的地地址的广播分发的经修改的指令集架构(ISA)。广播指令可包括对单个值到每个目的地地址的广播。广播指令可包括对数据数组到每个目的地地址的广播。DMA控制电路还可执行促进从系统存储器中的多个源地址检取数据并使用所检取的数据来执行一个或多个操作的约简指令。由于是DMA控制电路而不是处理器电路来执行广播和约简操作，因此系统速度和效率有益地增强。
- 具有数据元素提升的查找表-201880075362.3
- D·裴;D·巴拉苏布拉马尼亚安;N·布霍里亚;S·克里希纳 - 德州仪器公司
- 2018-12-12 - 2020-07-10 - G11C8/04
- 所描述实施例涉及在数字数据处理器(100)中实施的查找表操作。查找表读取指令从表调用指定数据大小的数据元素，并将所调用数据元素存储在目的地寄存器中的连续槽中。所描述实施例用选定符号或零扩展将数据元素提升到较大大小。源操作数寄存器存储从表开始地址的向量偏移。目的地操作数存储所述查找表读取的结果。所述查找表指令隐含基地址寄存器及配置寄存器。所述基地址寄存器存储表基地址。所述配置寄存器设置各种查找表读取操作参数。
- 存储器系统及其操作方法-201811289270.3
- 李周映 - 爱思开海力士有限公司
- 2018-10-31 - 2019-10-22 - G11C8/04
- 本发明提供一种存储器系统及其操作方法。该存储器系统包括：存储器控制器，对从主机接收的命令进行排队，并顺序地输出排队的命令；控制器缓冲存储器，临时存储对应于命令的写入数据，并且在存储器控制器的控制下输出被临时存储的写入数据；以及非易失性存储器装置，响应于从存储器控制器输出的命令和从控制器缓冲存储器输出的写入数据来执行操作，并且当完成了操作时向存储器控制器输出操作完成信号，其中当从主机接收到清除命令时，存储器控制器释放被临时存储在控制器缓冲存储器中的写入数据。
- 在存储装置中寻址数据的方法、存储装置和存储模块-201710123119.1
- 张牧天;牛迪民;郑宏忠;林璇渶;金寅东;崔璋石 - 三星电子株式会社
- 2017-03-03 - 2019-07-30 - G11C8/04
- 本发明涉及在存储装置中寻址数据的方法、存储装置和存储模块。在寻址存储装置数据的方法中，该数据布置在由第一数量的行地址位和第二数量的列地址位索引的行和列中并通过指定第三数量的行地址位的行命令紧接着指定第四数量的列地址位的列命令寻址，第一数量大于第三数量或者第二数量大于第四数量，该方法包括：将第一数量的行地址位分割为第一子集和第二子集，并且当第一数量大于第三数量时在行命令中指定第一子集并在下一地址命令中指定第二子集；否则将第二数量的列地址位分割为第三子集和第四子集，并且在列命令中指定第四子集并在前一地址命令中指定第三子集。
- 一种芯片中坏块地址的跳转方法和装置-201510383253.6
- 苏志强;丁冲;陈立刚;谢瑞杰 - 北京兆易创新科技股份有限公司
- 2015-07-02 - 2018-12-14 - G11C8/04
- 本发明提供了一种芯片中坏块地址的跳转方法和装置，其中，所述芯片包括第零芯片裸片和第一芯片裸片，所述方法包括：将被访问的块的地址信息输入至所述第一芯片裸片；将所述第零芯片裸片中锁存的坏块的地址信息依次输出至所述第一芯片裸片；在所述第一芯片裸片中比对所述坏块的地址信息与所述被访问的块的地址信息，得到比对结果；根据所述比对结果进行坏块地址的跳转。本发明节省了芯片的面积，降低了芯片的制作成本。
- 用于存储器阵列的取消选择驱动器-201280032527.1
- H·A·卡斯特罗 - 英特尔公司
- 2012-06-28 - 2014-03-12 - G11C8/04
- 供了用于将选择线驱动至电阻性交叉点存储器阵列的非对称的选择和取消选择驱动器。可以将地址完全解码，以确定有效的选择驱动器，但是对于取消选择驱动器可以执行部分解码。一些实施例可以将奇和偶取消选择驱动器作为两组驱动器进行管理，并且一些实施例可以采用次佳晶体管作为取消选择驱动器，以节省管芯面积。一些实施例可以将取消选择驱动器实现为经修改的存储器元件，从而进一步减少管芯面积。
- 数据发送、接收装置、用于数据传输的系统和方法-201210113218.9
- 许海辉 - 广东新岸线计算机系统芯片有限公司
- 2012-04-17 - 2013-10-30 - G11C8/04
- 本发明公开了一种数据发送装置，包括：发送计数单元，用于生成计数器同步信号并通过第一数据线发送给接收端，以用于将接收计数器进行同步复位或计数；并生成用于控制第一选择器的第一控制信号，以控制数据发送单元发送数据；和，所述数据发送单元，用于生成多路待发送数据，并根据所述第一控制信号输出其中一路数据，通过第二数据线发送给接收端。本发明还提供一种数据接收装置，一种用于数据传输的系统和方法。采用本发明提供的装置、系统和方法，节省了传输数据线的数目，使得电路运行频率高、延时小、时序收敛快，并且易于在芯片中实现。
- 一种采用移位链的集成电路-201210038009.2
- 崔运东;王潘丰 - 京微雅格（北京）科技有限公司
- 2012-02-17 - 2013-08-21 - G11C8/04
- 本发明涉及一种采用移位链的集成电路。该移位链包括具有第一逻辑单元和第二逻辑单元；其中，第一逻辑单元包括第一移位链结构和第一寄存器，第一移位链结构具有和第一寄存器的输出端耦合的输入端与和第一寄存器的输入端耦合的输出端；第二逻辑单元包括第二移位链结构和第二寄存器，第二移位链结构具有和第二寄存器的输出端耦合的输入端与和第二寄存器的输入端耦合的输出端；其中，第一逻辑单元和第二逻辑单元中的一个逻辑单元的移位链结构包括配置位，该配置位允许第一逻辑单元和第二逻辑单元中的另一个逻辑单元的寄存器输出信号传递到所述第一逻辑单元和第二逻辑单元中的一个中的寄存器输入端。本发明实施例通过配置位实现了双向移位链，配合查找表前的多路器实现了寄存器输入的快速反馈。
- 一种储存器的地址译码电路-201110433997.6
- 刘芳芳;金建明 - 上海华虹NEC电子有限公司
- 2011-12-21 - 2013-06-26 - G11C8/04
- 本发明公开了一种储存器的地址译码电路，包括：两个PMOS管P1和P2，一个NMOS管N3，一个反相器A1、一个放大器A2；反相器A1，其输入端接需要译码的外部信号，其输出端接P2和N3栅极；P2和N3漏极相连作为地址译码电路输出端，N3源极接地电压，P2源极接P1漏极，P1源极接译码成功后的输出电压，P1栅极接放大器A2输出端，放大器A2输入端接读操作需要的外部使能信号。本发明的地址译码电路能缩小电路面积，缩短“读”操作译码1/3的建立时间。
- 地址译码方法及使用该方法的半导体存储器件-201210075524.8
- 秋新镐 - 海力士半导体有限公司
- 2012-03-21 - 2013-05-08 - G11C8/04
- 本发明提供了地址译码方法及使用该方法的半导体存储器件。所述半导体存储器件，包括：选通时钟发生器，所述选通时钟发生器被配置为响应于读取信号或写入信号而产生选通时钟信号，所述选通时钟信号具有根据被选择性使能的多个测试模式信号而受控的延迟时间；内部地址发生器，所述内部地址发生器被配置为响应于所述选通时钟信号的第一电平来锁存地址，并通过响应于所述选通时钟信号的第二电平将所述地址译码米产生内部地址；以及输出使能信号发生器，所述输出使能信号发生器被配置为将所述内部地址译码并产生被选择性使能的输出使能信号。
- 一种基于同步静态随机存储器IP的异步静态随机存储器-201210566409.0
- 拜福君 - 西安华芯半导体有限公司
- 2012-12-24 - 2013-04-24 - G11C8/04
- 本发明提供一种基于同步静态随机存储器IP的异步静态随机存储器；由一个异步控制电路和若干同步静态随机存储器IP组成。异步控制电路产生内部时钟信号对若干同步静态随机存储器IP进行触发，异步控制电路也负责将地址等其他信号进行缓冲并发送给被选中的同步静态随机存储器。由于同步静态随机存储器IP是集成电路工艺线最基础的IP之一，本发明以成熟的同步静态随机存储器IP为基础，只需要增加一个异步控制电路就能够完成一个异步静态随机存储器，相比于传统的全定制设计流程和方法，具有设计周期短的优点。
- 用适应的字线激活电路进行偶/奇组合交织块解码的非易失性存储器和方法-201180032297.4
- 加藤洋介 - 桑迪士克科技股份有限公司
- 2011-04-28 - 2013-03-13 - G11C8/04
- 非易失性存储器阵列被组织为多个交织的偶数块和奇数块。当块被选中用于操作时，通过空间有效解码电路和方案将一组字线电压传递到字线块。该多个块被组织为成对的相邻的奇数块和偶数块的阵列。第一电压总线允许所有偶数块存取该组字线电压。第二电压总线允许所有奇数块存取该组字线电压。为每对相邻的偶数块和奇数块提供用于选择的解码器。通过选择包含所选块的相邻的偶数块和奇数块的对，以及将该组字线电压只供应给所选块，而实现块的选择，所选块是所选对中的偶数块或奇数块中的一个。
- 一种地址跳转输出装置和方法-201210109780.4
- 何毅华 - 东莞市泰斗微电子科技有限公司
- 2012-04-16 - 2012-10-03 - G11C8/04
- 一种地址跳转输出装置，所述装置包含：循环计数器模块，多路选择器模块，控制模块和地址输出模块；所述循环计数器模块将计数值输出到所述多路选择器模块，所述控制模块向多路选择器模块输出控制命令来控制所述计数值的操作，最后将所述多路选择器模块操作结果输出到所述地址输出模块。采用本发明的技术方案后，能有效降低设计时候的开销，减少跳转电路资源消耗和出错概率。
- 堆叠式装置重新映射及修复-200980139881.2
- 布伦特·基斯;克里斯·G·马丁;特洛伊·A·曼宁;乔·M·杰德罗;蒂莫西·B·考尔斯;吉姆·雷姆耶尔;保罗·A·拉伯奇 - 美光科技公司
- 2009-10-06 - 2011-09-07 - G11C8/04
- 各种实施例包含具有布置成堆叠的多个裸片的设备、系统及方法，其中有缺陷单元可由相同裸片或不同裸片上的备用单元替换。
- 虚拟存储器接口-200980106735.X
- 迈克尔·帕拉迪诺;卡尔·于伦哈迈尔;本迪克·克莱韦兰 - 密克罗奇普技术公司
- 2009-02-23 - 2011-07-13 - G11C8/04
- 本文中描述的实施例提供对可分散在存储器(12)中的一组缓冲器(22到26)的个别数据存储位置(16到20)的随机存取。这些实施例提供虚拟存储器接口(14)，所述虚拟存储器接口(14)将平面存储器线性寻址空间中的虚拟地址作为索引应用到根据所述组缓冲器(22到26)排序成序列的物理存储器地址中。以此方式，这些实施例使得装置(例如，处理器)能够在不必执行任何存储器分段或分页过程的情况下直接并按顺序地存取经分片数据项(例如，包)的所有分散的物理存储器位置。在一些实施例中，这些存取包括对所述分散的数据存储位置(16到20)的读取存取和写入存取两者。
- 一种延长非易失存储器寿命的计数方法和装置-200610008353.1
- 王勇 - 华为技术有限公司
- 2006-02-17 - 2006-11-08 - G11C8/04
- 本发明公开了一种延长非易失存储器寿命的计数方法，该方法包括：A.接收外部的计数信号，根据所接收的计数信号对循环计数队列进行移位操作；B.判断当前循环计数队列中的移位操作是否全部完成，若是，则执行步骤C；否则返回步骤A；C.将循环计数队列中的数值全部设置为初值；读取用于存储计数值的非易失存储器中的数值并对所读取的数值进行计数运算，将运算后的结果存入用于存储计数值的非易失存储器，并返回步骤A。本发明还公开了采用上述计数方法的计数装置。通过应用本发明方案，可以延长计数装置中非易失存储器的使用寿命，并且实现方式比较简单。
- 专利分类
