[发明专利]一种基于IEEE标准Chiplet电路测试方法在审
| 申请号： | 202110233827.7 | 申请日： | 2021-03-03 |
| 公开（公告）号： | CN112595966A | 公开（公告）日： | 2021-04-02 |
| 发明（设计）人： | 蔡志匡;王运波;宋健;周国鹏;王子轩 | 申请（专利权）人： | 南京邮电大学 |
| 主分类号： | G01R31/3177 | 分类号： | G01R31/3177;G01R31/3185 |
| 代理公司： | 南京正联知识产权代理有限公司 32243 | 代理人： | 王素琴 |
| 地址： | 210023 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种基于IEEE 1687标准Chiplet电路测试方法，所述技术包含以下步骤：1）读取所有设计的ICL和PDL，使用ICL和PDL对完整的芯片进行建模；2）执行IEEE 1687设计规则检查，以验证指令和其他组件(如SIB等)是否正确地连接到设计的各个层次；3）进行芯粒到芯片的测试向量重定向，生成用于测试芯片的测试向量；4）将生成的重新定向的IEEE 1687 PDL转换为testbench和标准测试矢量格式；本发明提供的Chiplet测试技术，可以实现测试向量重定向到芯片，并且测试结构更加灵活，可以在不增加面积成本的情况下提高测试有效性。 | ||
| 搜索关键词： | 一种 基于 ieee 标准 chiplet 电路 测试 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京邮电大学，未经南京邮电大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110233827.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于新型BIST的FPGA逻辑资源测试方法及其结构-202310468691.7
- 林晓会;解维坤;宋国栋 - 中国电子科技集团公司第五十八研究所
- 2023-04-27 - 2023-07-21 - G01R31/3177
- 本发明涉及集成电路技术领域，特别涉及一种基于新型BIST的FPGA逻辑资源测试方法及其结构，包括如下步骤：确定待测FPGA内部资源的被测模块BUT和比较模块BUC；基于硬件描述语言设计BIST电路结构，即：通过FPGA的EDA设计软件，基于硬件描述语言分别设计BIST电路的测试向量产生器TPG、被测模块BUT、比较模块BUC和输出响应分析器ORA四个模块；约束被测模块BUT和比较模块BUC模块，即：基于FPGA的EDA设计软件，对被测模块BUT和比较模块BUC进行位置约束；生成和下载比特流文件并进行实装板级测试验证。本发明用于解决现有FPGA内部资源测试效率低、测试配置次数过多和内建自测试结构复杂、TPG生成的测试序列不随机或随机但不能覆盖全地址以及通用性不强等问题。
- 一种方便散热的逻辑分析仪-202223212019.1
- 王栢杉 - 天津诚信汇金科技有限公司
- 2022-11-21 - 2023-05-16 - G01R31/3177
- 本实用新型公开了一种方便散热的逻辑分析仪，涉及逻辑分析仪技术领域，包括分析仪本体、显示屏、操作面板和通孔，所述分析仪本体的正面固定安装有显示屏，所述分析仪本体的一侧螺纹连接有操作面板，分析仪本体的顶部开设有通孔。本实用新型方便散热的逻辑分析仪，通过支撑板和支撑柱可以对分析仪本体进行支撑，使其在对其进行摆放时，更加方便，通过漏网可以使其保持很好的通风效果，方便其散热，通过调节卡箍的位置，使得连接轴转动，同时带动支杆运动，从而对支撑板进行很好的支撑，在不需要使用时，转动螺钉将支撑柱松动，然后通过连接轴和活动轴的相互配合使用，带动支杆进行运动，从而对其进行折叠，减小其占用空间，对其搬运时更加方便。
- 用于操作源同步设备的装置和方法-202180056617.3
- 罗纳德·A·萨特斯奇夫;扬·保罗·安东尼·范德瓦特;南森·纳里;格雷迪·博尔德斯 - 泰瑞达公司
- 2021-08-10 - 2023-05-09 - G01R31/3177
- 本发明描述了利用门控DQS信号选通DQ信号的电路和操作该电路的方法。一些方面针对门控方案，以基于ATE中的驱动电路中的驱动启用(DE)信号的状态来选择性地传递所接收的选通信号诸如DQS选通信号，使得防止由驱动电路生成的沿错误地选通所接收的数据信号诸如DQ信号。
- 用于芯片的测试的方法、设备、存储介质和相应的芯片-202010725015.X
- 郭子瑜 - 北京百度网讯科技有限公司;昆仑芯（北京）科技有限公司
- 2020-07-24 - 2023-05-09 - G01R31/3177
- 本申请公开了用于芯片的测试的方法、设备、存储介质和相应的芯片，涉及芯片领域。该芯片包括运算模块。该方法包括：经由该芯片的第一管脚，接收指示该运算模块的测试类型的测试控制信号；基于该测试控制信号所指示的该测试类型，利用第一测试向量对该运算模块执行第一测试；或者利用第二测试向量对该运算模块执行第二测试，其中该第一测试是对该运算模块的存储器进行的测试，该第二测试是对该运算模块的功能逻辑进行的测试。本公开的实施例能够提供一种能够减小管脚数目并且有效控制测试成本的测试方案。
- 一种FPGA逻辑并行加载电路故障诊断系统及方法-202211701604.X
- 朱志强;杨媛媛;孙靖国;李斌;黄海涛;徐玉杰 - 中国航空工业集团公司西安航空计算技术研究所
- 2022-12-28 - 2023-05-02 - G01R31/3177
- 本发明提供一种FPGA逻辑并行加载电路故障诊断系统及方法，包括：由FPGA芯片与PROM芯片互连形成的逻辑并行加载电路；将FPGA芯片与PROM芯片间的多个信号点作为特定测试点；还包括微处理器，微处理器通过对外主机接口对FPGA芯片内部设计的主机接口进行访问、通过离散量接口对特定测试点上的信号进行采样、通过JTAG接口对FPGA模块的JTAG接口信息进行读取，以执行故障诊断程序，同时结合特定测试点间的外部测试，对测试结果智能化分析，准确定位该逻辑并行加载电路的故障点。本发明实现了对FPGA逻辑并行加载电路的智能化检测与分析，极大地提高了FPGA逻辑加载异常相关故障的检测效率和定位准确性。
- FPGA芯片内的测试逻辑分析单元-202011024159.9
- 陈永;邬刚 - 杭州加速科技有限公司
- 2020-09-25 - 2023-04-25 - G01R31/3177
- 本发明公开了一种FPGA芯片内的测试逻辑分析单元。该测试逻辑分析单元包括逻辑分析模块，用于对被测用户逻辑单元输出的输出信号进行自动化分析；PCIE模块，用于使测试逻辑分析单元与外部计算机进行通信。本发明的测试逻辑分析单元可以在FPGA芯片内部实现对用户功能逻辑的输出信号进行自动化正确性分析。
- FPGA芯片内的测试激励生成单元-202011021891.0
- 邬刚;陈永 - 杭州加速科技有限公司
- 2020-09-25 - 2023-04-25 - G01R31/3177
- 本发明公开了一种FPGA芯片内的测试激励生成单元。该测试激励生成单元包括：激励生成模块，用于生成被测用户逻辑单元所需要的激励信号或控制信号；PCIE模块，用于使激励生成模块和逻辑分析模块与外部计算机进行通信。本发明的测试激励生成单元可以在FPGA芯片內部产生被测用户逻辑单元所需要的激励信号或控制信号，从而能够高效灵活地为被测用户逻辑单元提供激励信号或控制信号。
- 一种便携式逻辑分析仪-202222944343.6
- 王栢杉 - 天津诚信汇金科技有限公司
- 2022-11-07 - 2023-03-24 - G01R31/3177
- 本实用新型公开了一种便携式逻辑分析仪包括装置外壳，所述装置外壳的两侧均表面固定安装有安装座，所述安装座的外侧均安装有便携带。本实用新型中通过复位弹簧的一侧固定安装于装置外壳的内部侧壁上，且所述复位弹簧的另一侧与限位块的一侧固定连接，方便限位块和下固定块卡合同时使逻辑分析仪本体安装于装置外壳内部，然后在使用便携带进行携带；同时安装槽的内部上下两端开设有把手槽，限位块靠近连接杆的一侧开设有与连接杆相互配合使用的滑动孔，方便拉动拉动板的同时拉动限位块，方便拉动拉动板使逻辑分析仪本体脱离装置外壳，方便在使用时拿出逻辑分析仪。
- 基于信号自动拉取的在线逻辑分析仪的实施方法-202011609667.3
- 杨海钢 - 中国科学院空天信息创新研究院
- 2020-12-28 - 2023-01-13 - G01R31/3177
- 一种基于信号自动拉取的在线逻辑分析仪的实施方法，包括以下步骤：打开逻辑分析仪，读入综合后的网表文件；所述逻辑分析仪自动统计所述网表文件中的所有内部信号；用户选择一条或多条网表的内部信号；所述逻辑分析仪自动为每一条内部信号添加一个网表端口，并将端口连接至对应的内部信号；用户为选中的某几条或全部信号设置端口约束，所述逻辑分析仪自动产生端口约束语句；所述逻辑分析仪自动产生新的网表文件和端口约束文件，并告知用户新的网表文件和端口约束文件所在的磁盘路径；用户找到新的网表文件和端口约束文件后，运行布局布线生成码流，将码流下载至开发板；用户通过示波器捕获和抓取芯片的实时信号。
- 一种新型逻辑测试仪-202221089055.0
- 李朝权 - 重庆友亭机电设备维修有限公司
- 2022-05-07 - 2022-11-04 - G01R31/3177
- 本实用新型公开了一种新型逻辑测试仪，涉及逻辑测试仪技术领域，包括壳体，壳体的前表面通过螺钉安装有盖板，盖板后表面的下侧焊接有导热板，导热板的上表面安装有电路板，导热板的底部焊接有用于对导热板降温的第一蛇形管，壳体的顶部开设有散热槽，散热槽的内部安装有第二蛇形管，散热槽的底部嵌接有多个散热扇，壳体的背面焊接有用于往第一蛇形管输送水冷液的水箱。通过在导热板的底部焊接第一蛇形管，第一蛇形管内能够通入水冷液，从当水冷液进入第一蛇形管内后，水冷液能够直接与导热板进行接触，从而对导热板进行水冷降温，降温后的导热板再对其上方的电路板进行吸热降温，散热降温效果更好。
- 用于双端口存储器应用的扫描单元-201711247392.1
- 庄耀功;特瑞沙·路易斯·麦克劳林;理查德·斯洛博德尼克;富兰克·大卫·弗里德里克;卡蒂奇·简尼 - ARM 有限公司
- 2017-11-30 - 2022-09-06 - G01R31/3177
- 本文描述的各种实施方式涉及扫描单元。该扫描单元可以包括输入阶段，其具有多个多路复用器和锁存器，被布置为接收扫描输入信号、第一地址信号和第二地址信号，并且基于扫描使能信号、第一时钟信号和选择使能信号来提供所述扫描输入信号、所述第一地址信号或所述第二地址信号。该扫描单元可以包括输出阶段，其具有多个锁存器，被布置为从所述输入阶段接收所述扫描输入信号、所述第一地址信号或所述第二地址信号，并基于第二时钟信号和第三时钟信号提供所述扫描输入信号、所述第一地址信号或所述第二地址信号作为扫描输出信号。
- 一种硬件自动化测量工装-202220192777.2
- 孙启玉;王常龙;张永忠;刘圆圆 - 山东锋士信息技术有限公司
- 2022-01-25 - 2022-08-12 - G01R31/3177
- 本实用新型涉及一种硬件自动化测量工装，包括工装夹具、线路切换控制板、功能与逻辑控制板，工装夹具包括测试探针、目标测试板、连接线束，工装夹具一边利用测试探针连接目标测试板的端子座及测试点，另一边通过连接线束连接线路切换控制板的输出插接座接线端子；所述的线路切换控制板包括单片机、模拟开关、输入及输出插接座接线端子；所述的功能与逻辑控制板包括单片机、插接座、电压检测模块、电流检测模块、电阻检测模块、SD卡、电流电压输出模块、SWD接口模块、通讯接口模块、报告输出模块和显示屏。本实用新型测试工装可以实现硬件测试，程序下载，硬件功能测试，测试报告输出一体化功能，大大提高了生产效率，降低了错误率。
- 一种用于列车车载测速定位板卡的自检方法-202110662065.2
- 朱爱鹏;蒋建金;黄赟;张辉;胡振华;钟泽杉;周芳;华晴 - 卡斯柯信号有限公司
- 2021-06-15 - 2022-07-26 - G01R31/3177
- 本发明提供一种用于列车车载测速定位板卡的自检方法，包含速传自检步骤和信标自检步骤；速传自检步骤包含：FPGA上电时，基于CPU发送的速传自检命令生成对应频率的速传自检方波信号，CPU根据该速传自检方波信号在设定时间内的脉冲数，判断速传自检是否成功；信标自检步骤包含：FPGA根据CPU发送的信标自检命令生成对应的数字化FSK信号，并获取该数字化FSK信号的能量值，寻峰模块对大于寻峰起始阈值的能量值进行寻峰计算，CPU根据寻峰模块的寻峰结果以及能量寄存器存储的能量值，判断定位板卡信标自检是否成功。
- 一种检测电路和检测方法-201811647929.8
- 刘延科;杨梁;范宝峡 - 龙芯中科技术股份有限公司
- 2018-12-29 - 2022-07-12 - G01R31/3177
- 本发明实施例提供了一种检测电路和检测方法，检测电路包括：被测模块和检测模块；被测模块具有翻转状态输出端以及数据输出端，被测模块通过翻转状态输出端与检测模块连接，被检测模块还通过数据输出端与预置的数据处理装置连接；被测模块用于生成粒子翻转状态数据和运算结果数据。本发明实施例可以依据粒子翻转状态数据与预置的翻转参考数据的匹配情况，判断被测模块是否发生存储错误；判断被测模块是否发生存储错误的基础上，依据运算结果数据与预置的逻辑参考数据的匹配情况，判断被测模块是否发生采样错误。从而实现检测被测模块存储的数据是否发生错误，以及数据的错误类型，进而确定被测模块在受到粒子束辐射时的稳定性。
- 一种数字通道逻辑分析仪的采样补偿方法、装置-202210635968.6
- 陈永;邬刚 - 杭州加速科技有限公司
- 2022-06-07 - 2022-07-05 - G01R31/3177
- 本发明提出了一种数字通道逻辑分析仪的采样补偿方法、装置，方法包括：选定芯片的数字通道并输出数字信号至业务板；基于时钟周期设定采样节点；第一采样单元采样该数字信号得到第一采样数据；延时进位链对该数字信号分别进行延时，并将每个子链延时后的数字信号分别输出至第二采样单元；第二采样单元采样延时后的数字信号，解析得到补偿数据；根据第一采样数据和第二采样数据中是否存在电平变化，结合补偿数据，得到该数字信号的高精度恢复信号。本发明的方案，能够实现高分辨率的并行采样，真实采样还原数字信号的真实相位关系，可以捕捉到窄脉宽数字信号噪音，且不受数字通道数的限制，无需增加额外的硬件成本，采样成本低。
- 一种基于声频及数码管指示的逻辑高低电平测试仪-202123028753.8
- 崔建国;宁永香;崔燚 - 山西工程技术学院;崔建国
- 2021-12-06 - 2022-07-05 - G01R31/3177
- 本实用新型公开了一种基于声频及数码管指示的逻辑高低电平测试仪，包括供电电路、高电平门限值检测电路、低电平门限值检测电路、高音振荡选通电压产生电路、低音振荡选通电压产生电路、高音振荡电路、低音振荡电路、数码管高电平指示驱动电路、数码管低电平指示驱动电路、数码管电路、振荡信号放大电路、喇叭电路，该设计的特征是以数码管显示“H”或“L”来指示高低电平的逻辑电平测试仪，在以“H”或“L”来指示高低电平的同时，还可以辅之以声响来指示逻辑电平，高音（振荡频率高）对应高逻辑电平，低音（相对振荡频率低）对应低逻辑电平，没有声音表示没有接到电路或高阻态逻辑电平，此时七段数码管没有任何显示。
- 量化电路运行速度变化的测量电路-201911029606.7
- 郭俊仪;陈莹晏;许文轩 - 瑞昱半导体股份有限公司
- 2019-10-28 - 2022-06-21 - G01R31/3177
- 本发明公开一种量化电路运行速度变化的测量电路，用来量化一目标电路的运行速度在不同运行条件下的变化，该测量电路包含一信号产生电路、一可调延迟电路、一信号检测器、以及一校正电路。该信号产生电路用来产生一预定信号。该可调延迟电路用来于一第一与第二运行条件下依据该预定信号分别产生一第一与第二延迟信号。该信号检测器用来分别检测该第一与第二延迟信号，以分别产生一第一与第二检测结果。该校正电路用来依据该第一与第二检测结果分别使能该可调延迟电路的一第一与第二数量的延迟单元，使得该第一与第二数量的延迟单元的延迟量均不大于一延迟量门限，其中该第一与第二数量分别关联该第一与第二运行条件下该目标电路的运行速度。
- 一种硬件自动化测量工装-202210083098.6
- 孙启玉;王常龙;张永忠;刘圆圆 - 山东锋士信息技术有限公司
- 2022-01-25 - 2022-05-03 - G01R31/3177
- 本发明涉及一种硬件自动化测量工装，包括工装夹具、线路切换控制板、功能与逻辑控制板，工装夹具包括测试探针、目标测试板、连接线束，工装夹具一边利用测试探针连接目标测试板的端子座及测试点，另一边通过连接线束连接线路切换控制板的输出插接座接线端子；所述的线路切换控制板包括单片机、模拟开关、输入及输出插接座接线端子；所述的功能与逻辑控制板包括单片机、插接座、电压检测模块、电流检测模块、电阻检测模块、SD卡、电流电压输出模块、SWD接口模块、通讯接口模块、报告输出模块和显示屏。本发明测试工装可以实现硬件测试，程序下载，硬件功能测试，测试报告输出一体化功能，大大提高了生产效率，降低了错误率。
- 一种针对FPGA PLL IP核的测试系统及方法-201911244497.0
- 周芝梅;万勇;冯晨;徐浩;韩圣亚;黄振;王飞 - 国家电网有限公司;国网山东省电力公司信息通信公司;北京智芯微电子科技有限公司;国网思极紫光（青岛）微电子科技有限公司
- 2019-12-06 - 2022-04-29 - G01R31/3177
- 本发明提供了一种针对FPGA PLL IP核的测试系统和方法，包括：待测电路板以及与待测电路板分别连接的信号源和PC机；PC机还与信号源连接；待测FPGA芯片安装于待测电路板上；PC机用于基于预先设定的测试用例触发信号源生成时钟信号；还用于基于测试用例生成测试位流码，并将测试位流码通过待测电路板下载到待测FPGA芯片中；待测电路板用于将待测FPGA芯片基于测试位流码和时钟信号进行运算生成的输出信号传递给PC机；PC机还用于对待测FPGA芯片的输出信号进行分析，完成测试。本发明实现了FPGA芯片中PLL IP核的自动测试，该测试平台可以对没有内建自测试电路的PLL IP核做全面的测试，也可以对有内建自测试电路的PLL IP核做补充测试。
- FPGA内部在线逻辑分析监测电路及方法-202111518344.8
- 刘越洋 - 上海安路信息科技股份有限公司
- 2021-12-13 - 2022-03-15 - G01R31/3177
- 本发明提供了一种FPGA内部在线逻辑分析监测电路及方法，所述FPGA内部在线逻辑分析监测电路包括状态机单元、配置单元、电路监控单元和环形存储单元，所述状态机单元通过所述配置单元与所述电路监控单元电连接，所述状态机单元用于解析输入信号并输出解析结果，所述配置单元用于根据所述解析结果对所述电路监控单元中的寄存器进行配置，所述电路监控单元用于根据获取的采样信号与配置后的寄存器输出写控制信息，所述环形存储单元用于根据所述写控制信息存储所述采样信号；所述电路监控单元包括触发比较器和存储控制器，能够存入监测触发前后的采样信号，便于观测信号触发前的状态，对采样信号进行选择性屏蔽，且有效提高了数据传输效率。
- 一种FPGA中LUT6的编程测试方法-202111282589.5
- 刘铮;张超 - 山东芯慧微电子科技有限公司
- 2021-11-01 - 2022-01-28 - G01R31/3177
- 本发明涉及一种FPGA中LUT6的编程测试方法，属于现场可编程门阵列（中的LUT6的测试技术领域。该方法执行如下步骤：1）LUT6逻辑资源功能设计；2）LUT6输入向量设计；3）确定测试程序变量N；4）通过编程自动生成LUT6测试程序；5）将自动生成的LUT6测试程序通过编程自动移植到LUT6测试工具中；6）进行测试仿真；7）将LUT6测试程序写入FPGA中并进行数据读取；8）比对仿真数据与FPGA中的读取数据；9）确定测试结果。本发明全覆盖LUT6模块，提高了测试效率；采用在线编程的方式，解决了传统的测试多次例化Verilog的问题。
- 一种便于走线的小体积逻辑分析仪器-202121910452.5
- 罗贤全;钟晨;游玲;邱烨 - 阳光学院
- 2021-08-16 - 2022-01-28 - G01R31/3177
- 本实用新型公开了一种便于走线的小体积逻辑分析仪器，包括分析仪本体，所述分析仪本体顶部滑动套接有插块，所述插块顶部固定连接有收线柱，所述收线柱顶部设置有绕线柱，所述绕线柱顶部边缘位置开设有若干均匀设置的第一通孔，所述绕线柱顶部中心位置开设有凹槽，所述凹槽内底壁转动连接有锁线装置，所述第一通孔内壁螺纹连接有贯穿设置紧固螺钉，所述紧固螺钉侧壁固定连接有卡片，所述绕线柱顶部滑动套接有顶盖，所述绕线柱侧壁开设有收线槽，所述收线槽内壁绕接有若干连接线，所述连接线和第一通孔贯穿设置。本实用新型，将连接线缠绕在绕线柱，然后通过锁线装置和紧固螺钉对线头进行锁定，使得逻辑分析仪器连接的杂乱的连接线能够得到整理。
- 基于MAX7000系列CPLD逻辑还原方法-201911411414.2
- 何正未;许莉;陈兴;马正;史燕妮;周锐 - 无锡市同飞科技有限公司
- 2019-12-31 - 2021-12-07 - G01R31/3177
- 本发明公开了基于MAX7000系列CPLD逻辑还原方法，涉及可编程逻辑器件的逻辑还原技术领域，该方法包括对CPLD样本芯片进行处理得到各个层级照片；在层级照片中对器件进行识别和连线得到各个层级电路，对层级电路进行整理得到四个功能电路；确定功能电路与样本配置文件中数据段区间之间的对应关系；建立CPLD功能结构建模得到还原模型；将待还原配置文件输入还原模型得到待还原CPLD的功能电路；对功能电路进行化简得到待还原CPLD的HDL网表；通过本申请的还原方法从CPLD的底层电路逐步分析，通过还原模型和化简提高了待还原配置文件还原的准确性和效率，可完成MAX7000系列CPLD对应的所有待还原配置文件的逻辑还原。
- 一种小体积立体式反熔丝FPGA在线调试验证方法-201911043762.9
- 王亚昕;唐士建;董婷;李亮;黄竞;于志成;贺强民;张东浩;顾晨跃;张鹏;王庆元;王洋 - 北京空间机电研究所
- 2019-10-30 - 2021-11-16 - G01R31/3177
- 一种小体积立体式反熔丝FPGA在线调试验证方法，充分考虑小型化设计要求，在测试程序定型后将以SRAM为基础的FPGA设计移植到更为可靠的反熔丝FPGA上，减少转阶段更改设计对产品造成的影响，在母板表贴封装内部嵌套设计反熔丝FPGA的QFP208封装。在使用子板上的SRAM型FPGA调试完成后，将验证电路解焊，即可在内部嵌套封装上焊接反熔丝FPGA芯片。本发明解决了将测试的FPGA设计移植到更为可靠的反熔丝FPGA时硬件设计不兼容的问题，有效缩小了验证电路的体积，大大减小了调试用FPGA对母板电路布局布线的影响。本发明能够满足航天产品小型化设计的要求，提高了母板电路设计的集成度。
- 测试电路-202010367075.9
- 蔡燕飞;刘旭;朱浩洲;陈乃霞;徐丽;王夺 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2020-04-30 - 2021-11-02 - G01R31/3177
- 一种测试电路。所述测试电路包括：第一测试单元；所述第一测试单元包括：第一数据延迟发生器；所述第一数据延迟发生器的第一工作电压，大于所述待测触发器的工作电压；第一电平转换器；第一时钟延迟发生器，与延迟选通信号输出端及时钟信号输出端连接；所述第一时钟延迟发生器的第二工作电压，大于所述待测触发器的工作电压；第二电平转换器。应用上述方案，可以提高建立和保持时间的测试精度。
- 一种定位服务器主板上电时序状态异常的方法-201710985775.2
- 陈占良 - 郑州云海信息技术有限公司
- 2017-10-20 - 2021-07-02 - G01R31/3177
- 本发明提供一种定位服务器主板上电时序状态异常的方法，向服务器主板的第一电源模块发送上电信号，判断第一电源模块上电是否正常；第一电源模块上电正常后，向服务器主板的第二电源模块发送上电信号；判断第二电源模块上电是否正常；第二电源模块上电正常后，向服务器主板的第三电源模块发送上电信号，判断第三电源模块上电是否正常；第三电源模块上电正常后，依次类推直至服务器主板的所有电源模块均上电正常。不需要使用万用表再逐个电源模块进行量测，提高了主板测试过程的工作效率，也避免了测试主板异常时的重复工作。
- 逻辑电路失效率确定方法、装置、设备及存储介质-201911025735.9
- 蔡烁;何彬永;尹来容;王伟征;余飞;章登勇;邱佳 - 长沙理工大学
- 2019-10-25 - 2021-06-22 - G01R31/3177
- 本发明公开了一种基于扇出重汇聚结构的逻辑电路失效率确定方法、装置、设备及存储介质；本申请在信号传播过程中，若逻辑门的传播信号中不存在同一扇出源节点的扇出支路信号，则仅根据含有关键逻辑值的传播信号、逻辑门的类型信息及门出错率确定输出的出错率及扇出源信息，而忽略不含有关键逻辑值的传播信号，从而减少计算量；否则，根据所有传播信号、逻辑门的类型信息、门出错率及扇出源独立出错率确定输出的扇出源信息及出错率，由于扇出源独立出错率的引入，使各个扇出源节点之间独立处理，因此在考虑扇出重汇聚结构引起的信号相关性影响时，不同扇出源节点之间不具有复杂的嵌套关系，从而在降低了计算复杂度的基础上，提高了计算准确度。
- 一种基于可编程电源的数字货币处理器芯片的测量方法-202110053240.8
- 魏津;张经祥;徐润生 - 胜达克半导体科技（上海）有限公司
- 2021-01-15 - 2021-06-01 - G01R31/3177
- 本发明涉及半导体测试技术领域，具体地说是一种基于可编程电源的数字货币处理器芯片的测量方法。具体测试方法如下：S1：测试载具板连接可编程电源；S2：在可编程电源内设置主控电源通道及从属电源通道；S3：当进行数字货币处理器芯片工作模式测试时，自动开启主控电源通道及从属电源通道；S4：读取I
- 一种芯片逻辑电平检测装置-202020997024.X
- 彭昱铭;李恒;赵磊;薛晓军;张国银;王龙辉;何阳;董英;闫自达;杨文澳;赵忠伟;母德浪;杨芮;陈登湘 - 昆明理工大学
- 2020-06-04 - 2021-04-20 - G01R31/3177
- 本实用新型涉及一种芯片逻辑电平检测装置，属于芯片检测技术领域。本实用新型包括16脚芯片IC座、电压跟随器电路、高低电平检测电路、窗口比较器电路、编码器模块、管脚切换模块、万用表；所述16脚芯片IC座与电压跟随器电路相连，电压跟随器电路分别与高低电平检测电路、窗口比较器电路、管脚切换模块相连，窗口比较器电路通过编码器模块与管脚切换模块连接，管脚切换模块与万用表连接。本实用新型提供一种芯片逻辑电平检测装置，通过在故障芯片的IC座安装检测电路检测芯片各管脚的电平，并通过发光二极管显示检测结果，根据检测结果将故障电压显示在万用表上。本实用新型结构简单，容易操作，检测效果好，结果显示浅显易懂。
- 一种快速调整通风效果的集成电路自动测试机-202021365351.X
- 徐润生;魏津;张经祥;蘇志和 - 胜达克半导体科技（上海）有限公司
- 2020-07-13 - 2021-04-06 - G01R31/3177
- 本实用新型涉及一种快速调整通风效果的集成电路自动测试机，属于芯片测试装置技术领域。其特征在于：包括机箱，测试板卡组件，电源和可替换风扇组件；其中机箱为六面由金属板围成的长方体，电源设置在机箱内部并与测试板卡组件、可替换风扇组件电连接；机箱的后面板上开有用于安装测试板卡组件的插口；机箱的两个侧面板上均开有多个通风孔，且内侧均设置有多条平行于底边的轨道；其中一个侧面板向内凹，并该侧面板外侧通过螺丝安装有可替换风扇组件。本实用新型能通过快速更换可替换风扇组件满足一台机器对多种不同芯片检测时散热的需要，同时根据环境选用静音风扇以达到降低噪音的效果。
- 专利分类
