[发明专利]用于系统擦除编码的硬件架构和方法在审

专利信息
申请号: 202111528351.6 申请日: 2021-12-14
公开(公告)号: CN115499019A 公开(公告)日: 2022-12-20
发明(设计)人: 亚龙·沙尼;阿里尔·道布恰克;阿密特·伯曼 申请(专利权)人: 三星电子株式会社
主分类号: H03M13/37 分类号: H03M13/37;H03M13/11;H03M13/00;G06N3/04;G06N3/08
代理公司: 北京铭硕知识产权代理有限公司 11286 代理人: 方成;张川绪
地址: 韩国京畿*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供一种用于系统擦除编码的硬件架构和方法。所述用于系统擦除编码的硬件架构包括:第一矩阵构造器电路,接收码字C的奇偶校验检查矩阵H和码字C的擦除部分,并且输出H的位于码C的擦除坐标上的列的矩阵H1;第二矩阵构造器电路,接收矩阵H和码字C的擦除部分,并输出H的位于码C的未擦除坐标上的列的矩阵H2;神经网络,计算作为矩阵H1的近似逆的矩阵J1。矩阵J1用于确定奇偶校验矩阵H中的新擦除和新擦除坐标。矩阵H1和H2被更新,并且更新后的H1作为反馈被提供给第一矩阵构造器电路。计算器电路从矩阵J1、矩阵H2和码字C的非擦除部分恢复乘积码字C的擦除坐标。
搜索关键词: 用于 系统 擦除 编码 硬件 架构 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202111528351.6/,转载请声明来源钻瓜专利网。

同类专利
  • 一种译码方法及相关装置-202310778381.5
  • 莫雄;郭超;伦建坤;黄运新 - 深圳大普微电子科技有限公司
  • 2023-06-29 - 2023-09-29 - H03M13/37
  • 本发明实施例提供了一种译码方法及译码装置,用于提升对待译码序列的纠错性能。本发明实施例方法包括:获取校验矩阵和待译码序列;根据所述校验矩阵和所述待译码序列所生成的伴随式,校验所述待译码序列是否有误;若是,则根据初始化后的译码参数进行迭代计算,并根据迭代计算后的译码参数对所述待译码序列进行译码,所述初始化后的译码参数包括熵值阈值、位翻转序列、惩罚因子序列、第一伴随式和第二伴随式;输出译码结果。
  • 低密度奇偶校验解码器中的用于基于对数似然比的动态预处理选择方案的系统和方法-201780073513.7
  • V·阿西瓦;S·V·罗特拉 - 马维尔亚洲私人有限公司
  • 2017-10-13 - 2023-07-18 - H03M13/37
  • 本文描述的实施例提供了用于动态地选择用于LDPC解码器(106)的预处理方案的系统。该系统包括接收器,该接收器被配置为检测第一数据分组的传输并且接收与第一数据分组的第一部分相对应的第一数据位集合。该系统还包括直方图生成器(103),该直方图生成器(103)被配置为针对来自第一数据位集合的每个数据位计算对数似然比,并且基于所计算的对数似然比来生成直方图。接收器被配置为继续接收与第一数据分组的第二部分相对应的第二数据位集合。该系统还包括选择器(104),该选择器(104)被配置为基于直方图的特性来激活或去激活对所接收的第二数据位集合的对数似然比预处理方案(105)。
  • 一种四模前向纠错码处理器-201910205241.2
  • 刘大可;乔婉;刘劭晗 - 北京无极芯动科技有限公司
  • 2019-03-18 - 2023-07-04 - H03M13/37
  • 本发明实施例提供一种四模前向纠错码处理器,涵盖了Polar码、LDPC码、Turbo码和卷积码四种重要的前向纠错码解码功能,各个解码模式均实现了解码流程的全可编程,并通过算数逻辑模块提供了对算法变种的支持,大大提高了前向纠错码处理器的功能范围和解码灵活度。该处理器通过运算执行单元阵列对解码运算进行并行处理,前向迭代运算可与后向迭代运算同时进行,提高了解码运算的效率。同时,由于各个模式可以共用内存阵列进行并行无冲突存取,处理器的面积效率得到了有效的提升。
  • 基于二元扩域及提高满度比的LT码混合编解码方法及系统-202310282668.9
  • 崔竞松;蒋昌跃 - 武汉大学
  • 2023-03-17 - 2023-06-30 - H03M13/37
  • 本发明公开了一种基于二元扩域及提高满度比的LT码混合编解码方法及系统,对待编码的数据进行处理,包括填充及划分数据包;确定满度数据比例以及度分布函数,根据随机种子产生度值;根据数据包个数以及产生的度值,根据随机种子创建随机的生成矩阵;将划分的数据与创建的生成矩阵进行矩阵相乘,产生编码数据;对编码生成的数据进行随机种子的拼接并进行封装输出;解码时根据相同的随机种子以及度分布函数还原编码时的生成矩阵,解码器进行解码。本发明用二元扩域元素替换传统LT码的(0,1)生成矩阵中的元素,同时在理想孤波分布的基础上提高满度分布比例的方法来提高LT码的解码成功率。
  • 具有多样性组合的接收设备-201880017596.2
  • A·哈桑 - 微软技术许可有限责任公司
  • 2018-03-06 - 2023-06-20 - H03M13/37
  • 第一基站(106)作为辅助接收器来操作,以拦截数据流(105b)的部分作为数据流的一个或多个码缩短的部分,其中,源设备(104)在上行链路上发送数据流(105a)到第二基站(102)。从源设备发送的数据流可以被寻址到目的地设备(110),并且可以包括码字。在拦截数据流的一个或多个码缩短的部分时,第一基站可以通过网络(112)将拦截到的数据流的一个或多个码缩短的部分向前发送到目的地设备。然后,目的地设备可以使用由拦截的数据流的一个或多个码缩短的部分和原始数据流提供的数据冗余,以增强对数据流的冗余部分的解码。
  • 用于线性网络码的主元位置的选择-202180063781.7
  • P·杰普;M·维德贝克佩德森 - 斯坦伍尔夫公司
  • 2021-07-05 - 2023-05-30 - H03M13/37
  • 一种用于对数据进行编码的方法包括:通过以下步骤为g个编码向量的序列选择主元候选位置的序列,以对编码的分组的轮次中的g个数据符号的块进行编码:提供g个主元候选位置的集合;从主元候选位置的集合中为序列选择主元候选位置;从主元候选位置的集合中移除选择的主元候选位置;以及重复直到主元候选位置的集合为空并且轮次的选择的主元候选位置的序列为非线性为止。基于主元候选位置的选择的序列生成编码向量的集合,每个编码向量包括在编码向量的主元候选位置之前的编码向量内的位置的零值系数和至少主元候选位置的非零值系数。
  • 产生由错误校正码保护的平衡码字-202180053974.4
  • C·V·A·劳伦特 - 美光科技公司
  • 2021-07-14 - 2023-04-28 - H03M13/37
  • 描述用于产生由错误校正码保护的平衡码字的方法、系统及装置。存储器装置可接收数据位以供存储。基于所述数据位,所述存储器装置可产生包含所述数据位、奇偶校验位及占位符位的码字。所述存储器装置可通过反转所述码字的一或多个分组而平衡所述码字。在平衡所述码字之后,所述存储器装置可将所述码字的至少一部分存储于存储器中,使得稍后操作或解码过程公开反转的分组作为所述平衡过程的部分。因此,所述存储器装置可重新反转适当分组以恢复原始数据位。
  • 非系统Raptor码的渐进式译码方法及装置-201711395482.5
  • 金思安;崔颖;邢观斌;刘辉 - 国广融合(北京)传媒科技发展有限公司
  • 2017-12-21 - 2023-04-18 - H03M13/37
  • 本发明公开了一种非系统Raptor码的渐进式译码方法及装置。该方法包括:在接收编码符号前,使用结合置信度传播法的渐进式译码算法,将译码矩阵化简为上三角矩阵;在接收所述编码符号的过程中,使用结合置信度传播法的渐进式译码算法,将化简为上三角矩阵的所述译码矩阵化简为单位矩阵,得到所述非系统Raptor码的中间向量;根据所述中间向量,得到所述编码符号中的有效载荷。根据本发明,可以减少非系统Raptor码在译码过程中的运算量和计算复杂度,提高译码速度。
  • RaptorQ码预编码矩阵构造方法和装置、存储介质和终端-202110844125.2
  • 卞鑫;李明齐;邢留记 - 中国科学院上海高等研究院
  • 2021-07-26 - 2023-02-03 - H03M13/37
  • 本发明公开了一种RaptorQ码预编码矩阵构造方法和装置、存储介质和终端,其中方法包括:基于设置的掩模参数生成初始掩模矩阵,将初始掩模矩阵作为操作掩模矩阵;基于操作掩模矩阵对预设高密度奇偶校验矩阵进行掩模操作,得到掩模奇偶校验矩阵,并将循环次数N加1;基于掩模奇偶校验矩阵以及预设低密度奇偶校验矩阵、预设单位矩阵和预设LT编码矩阵构造临时预编码矩阵;判断临时预编码矩阵是否可逆,若可逆则将临时预编码矩阵作为RaptorQ码预编码矩阵,否则对操作掩模矩阵进行顺延操作得到新的操作掩模矩阵。本发明实施例通过设置可降低计算量的掩模矩阵,并基于掩模矩阵对高密度奇偶校验矩阵进行掩模操作,从而有效降低矩阵密度。
  • 伴随式计算方法及计算装置-202211338580.6
  • 吕晨阳;宣学雷 - 深圳市紫光同创电子有限公司
  • 2022-10-28 - 2023-02-03 - H03M13/37
  • 本发明实施例公开的伴随式计算方法包括:接收连续的两个参考信号码字;每个参考信号码字包括T个数据块,每个数据块的数据位宽为将每个参考信号码字分为对应的T×n个数据分组,每组数据分组包括个码元;将多组数据分组分别与对应的有限域元素进行第一计算处理,得到多个第一计算结果,多个第一计算结果与多组数据分组一一对应;以上一个参考信号码字的第T个数据块的为第一终止位置,根据上一个参考信号码字对应的T×n个第一计算结果获取第一组伴随式;根据第一组伴随式和多个第一计算结果迭代处理,获取两个参考信号码字对应的T×n组伴随式。本发明实施例能加速伴随式的计算,减少搜索时间。
  • 迭代译码方法、装置、存储介质及电子设备-202310006929.4
  • 檀甲甲;倪海峰;丁克忠;张名磊 - 南京创芯慧联技术有限公司
  • 2023-01-04 - 2023-02-03 - H03M13/37
  • 本申请提供了一种迭代译码方法、装置、存储介质及电子设备,涉及通信技术领域。该迭代译码方法包括:获取当前空闲缓冲区的数量和当前迭代译码的第一迭代次数;若当前空闲缓冲区的数量与第一迭代次数不匹配,则调整第一迭代次数,得到第二迭代次数;基于第二迭代次数,对当前空闲缓冲区中的信息进行迭代译码。在本申请实施例中,迭代译码的迭代次数可以根据当前空闲缓冲区的数量动态调整,在保证译码性能的同时,也降低了译码系统宕机情况的出现。
  • 用于系统擦除编码的硬件架构和方法-202111528351.6
  • 亚龙·沙尼;阿里尔·道布恰克;阿密特·伯曼 - 三星电子株式会社
  • 2021-12-14 - 2022-12-20 - H03M13/37
  • 提供一种用于系统擦除编码的硬件架构和方法。所述用于系统擦除编码的硬件架构包括:第一矩阵构造器电路,接收码字C的奇偶校验检查矩阵H和码字C的擦除部分,并且输出H的位于码C的擦除坐标上的列的矩阵H1;第二矩阵构造器电路,接收矩阵H和码字C的擦除部分,并输出H的位于码C的未擦除坐标上的列的矩阵H2;神经网络,计算作为矩阵H1的近似逆的矩阵J1。矩阵J1用于确定奇偶校验矩阵H中的新擦除和新擦除坐标。矩阵H1和H2被更新,并且更新后的H1作为反馈被提供给第一矩阵构造器电路。计算器电路从矩阵J1、矩阵H2和码字C的非擦除部分恢复乘积码字C的擦除坐标。
  • 一种基于剪枝迭代的PC-SCMA系统联合译码方法-202011310170.1
  • 张永星;张鹏举;葛文萍;高梦瑶 - 新疆大学
  • 2020-11-20 - 2022-12-13 - H03M13/37
  • 本发明提供了一种基于剪枝迭代的PC‑SCMA系统联合译码方法,所述方法包括:步骤一:在极化编码和SCMA编码之前进行CRC编码;步骤二:经过极化编码和SCMA编码的码字,经过信道传输后,计算资源节点各分枝的置信度稳定性值;步骤三:将获取的置信度稳定性值,优先传播在相邻迭代中稳定性偏差较大的分枝,并动态的缩减参与下次迭代的因子图;步骤四:根据动态的因子图进行SCMA和SCAN联合迭代检测译码;步骤五:将译码后的码字进行CRC校验,若校验通过,终止迭代,若未通过返回步骤二。本发明解决SCMA与极化码联合译码算法计算复杂度较高,收敛速度慢,误码率高的问题。
  • 一种高效的LT码度分布的设计方法及系统-201910859200.5
  • 刘聪;费炜;周淑旺;胡胜;武明虎 - 湖北工业大学
  • 2019-09-11 - 2022-11-29 - H03M13/37
  • 本发明属于信道编码技术领域,公开了一种高效的LT码度分布的设计方法及系统,将二进制指数分布和固定度分布的度进行修正;将修正的二进制指数分布和固定度分布的度通过一个比例系数进行联合,形成一种联合的度分布;运用蝙蝠优化算法再结合蒙特拉罗模拟实验求得比例系数的最优值。本发明对已知的度分布进行优化改进,相较于业界广泛使用的经典度分布如鲁棒孤子分布、固定度分布等,在译码性能上有大的提高;本发明将多种不同的度分布进行联合使用,运用本方法能设计出多种不同的高效的联合度分布,通过将特定的某些度分布进行改进和联合,能保证在不同情境下也有优良的性能;本发明实施简单,不需要复杂的操作,原理通俗易懂。
  • 猛禽码反馈-202080098317.7
  • 刘康琦;许昌龙;李剑;武良明;徐浩 - 高通股份有限公司
  • 2020-03-13 - 2022-10-25 - H03M13/37
  • 描述了用于无线通信的方法、系统和设备。编码设备可以使用一个或多个猛禽码对源符号集合进行编码,以生成第一编码符号集合,并且可以向解码设备发送第一编码符号集合。解码设备可以从第一编码符号集合中成功恢复源符号集合中的源符号,并且可以向编码设备发送对源符号的指示。编码设备可以基于接收对源符号的指示来使用一个或多个猛禽码对源符号集合中的一个或多个源符号进行编码,以生成第二编码符号集合,并且可以向解码设备发送第二编码符号集合。
  • 用于低误差底限状况的LDPC后处理器架构及方法-201680064534.8
  • 陶耀宇;乔伊丝·广 - 德州仪器公司
  • 2016-11-23 - 2022-08-23 - H03M13/37
  • 在所描述的实例中,用于LDPC解码的后处理电路包含:校验节点处理器(7‑3),其用于处理经移位的LLR值,以及硬决策解码器电路(7‑10),其用于接收经处理的LLR信息并对所述经处理的LLR信息执行奇偶校验。后处理控制电路(7‑9)控制所述校验节点处理器(7‑3)中的LLR信息的更新。所述校验节点处理器(7‑3)、硬决策解码器电路(7‑10)及控制电路(7‑9)协作以在迭代周期之后识别具有未经满足奇偶校验的校验节点,识别与未经满足校验节点连接的邻域变量节点,识别连接到邻域变量节点的经满足校验节点,以及如果需要引入扰动来解决解码误差,那么修改从邻域变量节点到经满足校验节点的消息。邻域识别电路确定哪些变量节点与未通过奇偶校验的未经满足校验节点连接,且产生指示哪些变量节点连接到未经满足校验节点的信号{ND[Z‑1:0]}。
  • 近似参数自适应-201810636877.8
  • M·马罗;J·贝洛拉多;V·B·阿什;R·阿胡贾 - 希捷科技有限公司
  • 2018-06-20 - 2022-07-01 - H03M13/37
  • 本发明提供了一种装置,所述装置可包括被配置为使用一组信道参数处理输入信号的电路。所述电路可以使用第一自适应算法产生第一组信道参数,以供所述电路使用作为处理所述输入信号时的所述一组信道参数。所述电路可以进一步基于所述第一组信道参数,并且基于使用所述第一自适应算法生成的第三组信道参数和使用所述第二自适应算法生成的第四组信道参数之间的关系来近似第二自适应算法的第二组信道参数,以供所述电路使用作为处理所述输入信号时的所述一组信道参数。此外,所述方法还可包括使用所述第二组信道参数作为所述一组信道参数来执行对所述输入信号的所述处理。
  • 一种自适应串行抵消列表翻转译码方法及系统-202111370101.4
  • 尹航;吕岩松;杨占昕 - 浙江极传信息技术有限公司
  • 2021-11-18 - 2022-06-17 - H03M13/37
  • 本发明公开了一种自适应串行抵消列表翻转译码方法及系统,涉及通信及数据处理技术领域,该方法包括:判断当前搜索宽度是否小于搜索宽度最大值,若是则执行当前搜索宽度对应的CA‑SCL译码方法步骤,以更新待极化码编码的比特序列的估计序列;若否则执行搜索宽度最大值对应的CA‑SCL译码方法步骤,以更新待极化码编码的比特序列的估计序列;采用循环冗余校验算法对待极化码编码的比特序列的估计序列进行处理,得到信息比特序列的估计序列。本发明在保证纠错性能的前提下,有效减少当前运算复杂度。
  • 一种自适应非均匀量化译码方法-202210213445.2
  • 马凌峻;周华;石双颖 - 南京信息工程大学
  • 2022-03-04 - 2022-05-31 - H03M13/37
  • 本发明公开了一种自适应非均匀量化译码方法,属于电子通讯技术领域,包括:获取变量节点初始化消息和接收消息,利用变量节点初始化消息对接收消息进行第一次迭代的量化译码,得到由第一次迭代判决码字组成的第一次迭代判决码字矩阵;利用上述矩阵进行判别,若满足预设迭代结束要求,则输出第一次迭代判决码字,若不满足则根据第一次迭代判决码字计算自适应量化参数并利用其对变量节点传递的消息进行非均匀量化,然后迭代次数加一并利用前一次迭代中变量节点传递给校验节点的消息对前一次迭代判决码字进行后一次迭代的量化译码,直至满足预设迭代结束要求,输出判决码字,完成译码;改善传统方法对译码中参数变化过快适应度较低的问题。
  • 基于符号可靠性的迭代比特翻转解码-202080071330.3
  • K.杜菲 - 梅努斯大学
  • 2020-10-21 - 2022-05-27 - H03M13/37
  • 本申请涉及一种使用符号或比特可靠性的迭代比特翻转解码方法,它是GRAND解码的一种变型,并由排序的可靠性比特GRAND(ORBGRAND)表示。它包括从噪声传输信道接收多个解调的符号;以及对于多个解调的符号,接收指示包含在多个解调的符号内的至少最不可靠信息的可靠性的经排名的顺序的信息。提供从影响多个符号的最可能的噪声模式到一个或多个连续的不太可能的噪声模式的推定噪声模式的序列。响应于包含在多个符号内的信息不对应于包括有效码字的集合的码本的元素,使用推定噪声模式的序列中的第一推定噪声模式来反转包含在多个符号内的信息的最不可靠信息,以获得潜在码字,并且响应于潜在码字不对应于码本的元素,重复地:应用来自推定噪声模式的序列中的下一可能的噪声模式来反转接收的多个解调的符号上的噪声效应,以提供潜在码字,每个连续的噪声模式指示一个或多个解调的符号的信息的反转,用于包含在多个符号内的下一更可靠信息组合,直到潜在码字对应于码本的元素。
  • 数据校验编码方法及系统-201910696158.X
  • 黄江洪 - 北京无线电测量研究所
  • 2019-07-30 - 2022-05-17 - H03M13/37
  • 本发明公开了数据校验编码方法及系统,涉及数据处理领域。该方法包括:获取至少两种数据校验码,分别确定每种数据校验码对信源设备和信宿设备的资源需求;采集等待传输数据的信源设备和信宿设备当前的资源占用情况;根据资源需求和资源占用情况选择符合预设规则的数据校验码,对等待传输的数据进行编码。本发明避免了当双方计算资源占用率变低时,因错误的位数超过固定编码的纠错能力导致的数据重传,提高了数据传输的稳定性和资源利用率。
  • 一种基于Chase-Pyndiah算法的Zipper码自适应软判决译码方法-202210005063.0
  • 朱敏;赵仙杰;周陈;白宝明 - 西安电子科技大学
  • 2022-01-04 - 2022-05-13 - H03M13/37
  • 本发明公开了一种基于Chase‑Pyndiah算法的Zipper码自适应软判决译码方法,包括:对当前译码窗口中Zipper码的实部块和虚部块的译码信息进行初始化;确定当前译码窗口中每行分量码的不可靠位置数,并进行译码;更新每个比特的外信息值并根据映射关系进行实部块与虚部块的信息交换,以完成一次迭代;根据更新后每个比特的外信息值获得当前译码窗口下一次迭代时的先验值,并进行下一次迭代;当达到预设的最大迭代次数后,译码器输出目标码字块的译码结果;将译码窗口滑动至包含下一个码字块,以对下一个码字块进行译码。本发明充分利用了信道信息及软信息,动态自适应地调整不可靠位置数,达到了Zipper码软译码在复杂度和性能之间的折中,有效降低了复杂度。
  • 一种基于Chase-Pyndiah算法的Zipper码软译码方法-202111372187.4
  • 赵仙杰;王博昱;刘玉涛;朱敏;白宝明 - 西安电子科技大学
  • 2021-11-18 - 2022-04-12 - H03M13/37
  • 本发明公开了一种基于Chase‑Pyndiah算法的Zipper码软译码方法,包括:对当前译码窗口中Zipper码的实部块和虚部块的译码信息进行初始化;利用Chase‑Pyndiah算法对当前译码窗口中的分量码进行逐行译码,更新每个比特的外信息值并根据映射关系进行实部块与虚部块的信息交换,以完成一次迭代;根据更新后每个比特的外信息值获得当前译码窗口下一次迭代时的先验值,并进行下一次迭代;当达到预设的最大迭代次数后,译码器输出目标码字块的译码结果;将译码窗口滑动至包含下一个码字块,以对所述下一个码字块进行译码。本发明的方法能够有效提高Zipper码的译码性能,获得低信噪比和低误码率的译码结果。
  • 基于迭代矩阵的部分重复码的构造方法及节点修复方法-202111459097.9
  • 王静;雷珂;王相隆;田松涛 - 长安大学
  • 2021-12-02 - 2022-04-05 - H03M13/37
  • 本发明公开了一种基于迭代矩阵的部分重复码的构造方法及修复方法,可实现单故障节点和多故障节点的未编码精确修复。具体地,首先将原始文件分为M个原始数据块,对其采用(θ,M)MDS码编码后得到θ个编码块;然后根据不同的重复度构造迭代矩阵Am;进一步通过迭代矩阵Am可构造同构和异构FR码;此外,向迭代矩阵Am中增加一列Sm+1或删除迭代矩阵Am中的任意一列可得到新的迭代矩阵Am,进一步通过新的迭代矩阵Am可构造存储容量异构FR码。本发明可构造同构和节点存储容量异构的FR码,对迭代矩阵增加或删除列,能够很容易地将同构FR码转换为异构FR码,算法复杂度较低。
  • 一种交织LT编码方法-202111563782.6
  • 姚渭箐 - 国网湖北省电力有限公司信息通信公司
  • 2021-12-20 - 2022-03-22 - H03M13/37
  • 本发明公开了一种交织LT编码方法,该方法包括以下步骤:步骤1),将原始数据均分为k个输入分组;步骤2),基于鲁棒孤子分布(RSD)函数生成编码序列的奇数位编码分组;步骤3),基于改进的泊松分布(IPD)函数生成编码序列的偶数位编码分组;步骤4),重复步骤2)‑步骤3),生成编码序列和编码矩阵;步骤5),当度数为k/R时,采用RSD进行编码生成的编码分组替换对应位置的编码分组,“邻接”关系替换对应位置的编码矩阵列。采用该新型编码方法进行LT编码,能有效提升LT码的差错控制性能。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top