[发明专利]具有竖直晶体管的只读存储器在审

专利信息
申请号: 202180068242.2 申请日: 2021-09-10
公开(公告)号: CN116438936A 公开(公告)日: 2023-07-14
发明(设计)人: 山下典洪 申请(专利权)人: 国际商业机器公司
主分类号: H10B20/00 分类号: H10B20/00
代理公司: 北京市柳沈律师事务所 11105 代理人: 陈金林
地址: 美国纽*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供了一种只读存储器(ROM)设备。该ROM设备包括具有多个竖直传输场效应晶体管(VFET)的衬底。该ROM设备还包括设置在每个VFET上的未激活半导体层。未激活的半导体层包括基本上未被激活的注入掺杂剂。
搜索关键词: 具有 竖直 晶体管 只读存储器
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202180068242.2/,转载请声明来源钻瓜专利网。

同类专利
  • 垂直非易失性存储器装置-201710378747.4
  • 崔钟允 - 三星电子株式会社
  • 2017-05-25 - 2023-10-17 - H10B20/00
  • 公开了一种垂直非易失性存储器装置,所述垂直非易失性存储器装置包括:基底,包括单元阵列区和接触区;第一堆叠结构和第二堆叠结构,在基底上沿第一方向彼此间隔开,第一堆叠结构和第二堆叠结构中的每个包括顺序地堆叠在基底上的第一导电线、第二导电线和第三导电线;第一阵列线,位于基底的接触区上,并将第一堆叠结构和第二堆叠结构中的每个的第一导电线和第二导电线电连接;以及第二阵列线,位于基底的接触区上,并将第一堆叠结构的第三导电线电连接到第二堆叠结构的第三导电线。第一阵列线和第二阵列线位于距基底的顶表面同一高度处。
  • 一种只读存储单元及其制备方法、只读存储器阵列-202311009458.9
  • 吴桥伟;李婧;陈政 - 绍兴中芯集成电路制造股份有限公司
  • 2023-08-10 - 2023-09-19 - H10B20/00
  • 本发明提供一种只读存储单元及其制备方法、只读存储器阵列,只读存储单元的金属硅化物层覆盖第一掺杂区的衬底和栅极结构,SAB层覆盖第二掺杂区的衬底,介质层覆盖栅极结构、衬底、金属硅化物层和SAB层,第一导电插塞贯通介质层,并与第一掺杂区上的金属硅化物层接触;第二导电插塞贯通介质层和SAB层,并与第二掺杂区接触;或者,第二导电插塞贯通介质层,并与SAB层接触,以通过分别引出源极和漏极的导电插塞(即第一导电插塞和第二导电插塞)的下端端面接触同一个MOS结构的不同膜层来实现只读存储单元的两种信息存储的选择。同时,与现有技术相比,无需额外的掩模板来执行注入,简化了掩模板数量,降低了成本,提高了产品竞争力。
  • 包括水平沟道区的三维非易失性存储器件-202310225925.5
  • 河大元;李炅奂;朴玄睦 - 三星电子株式会社
  • 2023-03-09 - 2023-09-12 - H10B20/00
  • 一种三维非易失性存储器件包括存储单元阵列,该存储单元阵列包括在基板上沿第一横向方向、第二横向方向和垂直方向重复排列的多个存储单元。第一横向方向和第二横向方向平行于基板的主表面并彼此垂直,垂直方向垂直于基板的主表面。存储单元阵列包括多个水平沟道区和垂直字线。多个水平沟道区在基板上沿第一横向方向延伸。多个水平沟道区在垂直方向上彼此重叠并彼此间隔开。垂直字线在垂直方向上穿过多个水平沟道区。
  • 存储器元件的制备方法-202310032695.0
  • 周良宾 - 南亚科技股份有限公司
  • 2023-01-10 - 2023-09-05 - H10B20/00
  • 本申请提供一种存储器元件的制备方法。该制备方法包括步骤:提供一半导体基底,包括设置于该半导体基底上或其中的一主动区;在该半导体基底上形成一氧化膜;在该氧化膜上形成一氮化膜;形成延伸通过该氧化膜及该氮化膜的一沟渠;在该氮化膜上形成一第一空心间隙子;在该第一空心间隙子周围形成一第二空心间隙子;形成由该第一空心间隙子包围的一第三空心间隙子;以及移除通过该第二空心间隙子及该第三空心间隙子曝露的该氧化膜及该氮化膜的部分。
  • 小面积侧边电容只读存储器元件及其阵列与操作方法-202210187660.X
  • 黄郁婷;吴其沛 - 亿而得微电子股份有限公司
  • 2022-02-28 - 2023-07-25 - H10B20/00
  • 本发明公开一种小面积侧边电容只读存储器元件及其阵列与操作方法,此小面积侧边电容只读存储器元件是在半导体基底内嵌有场效晶体管,场效晶体管包括第一介电层与叠设于第一介电层上方的第一导电闸极,第一导电闸极的侧边延伸至第二介电层上方与第二导电闸极连接而产生电容效应,此第二导电闸极具有以条状部连接的多个指状部。以此,本发明可以最小的布局面积产生最高的电容值,从而可缩小只读存储器整体面积,并达到高效率的读写。
  • 半导体存储装置、半导体存储装置的制作方法、半导体集成电路、半导体存储集成电路-202211637922.4
  • 草野健一郎 - 拉碧斯半导体株式会社
  • 2022-12-20 - 2023-06-30 - H10B20/00
  • 提供具有能在不变更晶体管宽度的情况下提供多个电流特性中的任一个的构造的半导体存储装置。半导体存储装置包括半导体区域、绝缘区域、栅电极以及栅极绝缘膜,半导体区域具有用于存储晶体管的有源区域和用于沟槽隔离的多个凹陷,绝缘区域分别设置在凹陷中,栅电极沿从绝缘区域中的彼此相邻的第一绝缘区域和第二绝缘区域中的一个向另一个的方向延伸并通过有源区域上,栅极绝缘膜设置在栅电极和有源区域之间。有源区域设置在第一绝缘区域和第二绝缘区域之间,这些绝缘区域中的至少一个具有邻接部分和远离部分,远离部分在栅电极下与邻接部分邻接。邻接部分在栅电极下与有源区域邻接,设置在远离部分与有源区域之间,具有比远离部分的厚度小的厚度。
  • 一次可编程复位存储阵列及其形成方法-202310475976.3
  • 张博 - 上海华虹宏力半导体制造有限公司
  • 2023-04-27 - 2023-06-23 - H10B20/00
  • 一种一次可编程复位存储阵列及其形成方法,其中方法包括:提供衬底,衬底包括基底和有源区;在有源区上形成字线栅结构,字线栅结构包括若干第一注入部、第二注入部和无注入部;在有源区内形成源漏掺杂层;在第一注入部内形成第一注入层,第一注入层内具有第一离子;在第二注入部内形成第二注入层,第二注入层内具有第二离子,第一离子和第二离子的电学类型不同。由于第一离子和第二离子对晶体管结构的阈值电压调节程度不同,因此第一注入层和第二注入层的调节能够表征2种数据信息,加上无注入部也能够表征1种数据信息,使得一次可编程复位存储阵列中一个存储单元具有3种数据信息的存储选择,进而使得存储阵列中的数据信息的存储量有效提升。
  • 垂直非易失性存储器装置-202310158655.0
  • 孙荣皖;张在薰;韩智勋 - 三星电子株式会社
  • 2017-11-20 - 2023-05-23 - H10B20/00
  • 提供了一种垂直非易失性存储器装置。非易失性存储器装置包括在基底上的下绝缘层、包括交替地堆叠在下绝缘层上的栅电极和层间绝缘层的多层结构、栅极电介质以及沟道结构,并且非易失性存储器装置具有穿过多层结构延伸并暴露下绝缘层的开口。开口包括以第一宽度穿过多层结构中的至少一层延伸的第一开口部分以及以比第一宽度小的第二宽度穿过多层结构延伸的第二开口部分。栅极介电层位于开口中,沟道结构设置在栅极介电层上并电连接到基底。
  • 半导体存储器装置及其制造方法-202210034893.6
  • 李东奂 - 爱思开海力士有限公司
  • 2022-01-13 - 2023-01-24 - H10B20/00
  • 提供了一种半导体存储器装置及其制造方法。该半导体存储器装置包括:栅极层叠结构,其包括在垂直方向上交替地层叠在基板上的层间绝缘层和导电图案;多个沟道结构,所述多个沟道结构穿透栅极层叠结构,所述多个沟道结构中的每一个的一个端部突出超过栅极层叠结构的边界;以及源极层,该源极层形成在栅极层叠结构上。所述多个沟道结构中的每一个的突出的端部延伸到源极层中。所述多个沟道结构中的每一个的突出的端部具有平坦截面。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top