[发明专利]具有金属-势垒-金属字线的三维存储器器件及其制造方法在审
申请号: | 202180094243.4 | 申请日: | 2021-12-29 |
公开(公告)号: | CN116918479A | 公开(公告)日: | 2023-10-20 |
发明(设计)人: | R·N·B·赛义德;R·S·马卡拉;S·卡纳卡梅达拉;R·沙朗帕尼 | 申请(专利权)人: | 桑迪士克科技有限责任公司 |
主分类号: | H10B51/10 | 分类号: | H10B51/10 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 陈亚男;臧建明 |
地址: | 美国德*** | 国省代码: | 暂无信息 |
权利要求书: | 暂无信息 | 说明书: | 暂无信息 |
摘要: | 一种三维存储器器件,该三维存储器器件包括绝缘层和导电层的交替堆叠、延伸穿过交替堆叠的存储器开口、以及位于存储器开口中并且包括相应竖直半导体沟道和相应存储器膜的存储器开口填充结构。该导电层中的每一者包括:与存储器开口填充结构中相应一者的相应外侧壁段接触的管状金属衬件、接触相应管状金属衬件及两个绝缘层的导电势垒层、以及接触导电势垒层并且不接触管状金属衬件或任何绝缘层的金属填充材料层。在通过存储器开口执行卤素释气退火之后形成存储器开口填充结构,以减少或消除存储器膜的层中的卤素释气损坏。 | ||
搜索关键词: | 具有 金属 势垒 三维 存储器 器件 及其 制造 方法 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桑迪士克科技有限责任公司,未经桑迪士克科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/202180094243.4/,转载请声明来源钻瓜专利网。
- 上一篇:电工钢板及其层叠体
- 下一篇:导电图案的制造方法及电子器件的制造方法
- 同类专利
- 具有金属-势垒-金属字线的三维存储器器件及其制造方法-202180094243.4
- R·N·B·赛义德;R·S·马卡拉;S·卡纳卡梅达拉;R·沙朗帕尼 - 桑迪士克科技有限责任公司
- 2021-12-29 - 2023-10-20 - H10B51/10
- 一种三维存储器器件,该三维存储器器件包括绝缘层和导电层的交替堆叠、延伸穿过交替堆叠的存储器开口、以及位于存储器开口中并且包括相应竖直半导体沟道和相应存储器膜的存储器开口填充结构。该导电层中的每一者包括:与存储器开口填充结构中相应一者的相应外侧壁段接触的管状金属衬件、接触相应管状金属衬件及两个绝缘层的导电势垒层、以及接触导电势垒层并且不接触管状金属衬件或任何绝缘层的金属填充材料层。在通过存储器开口执行卤素释气退火之后形成存储器开口填充结构,以减少或消除存储器膜的层中的卤素释气损坏。
- 三维存储器件及其形成方法-202110318852.5
- 贾汉中;林孟汉;王圣祯;杨丰诚;林仲德 - 台湾积体电路制造股份有限公司
- 2021-03-25 - 2023-08-22 - H10B51/10
- 形成三维(3D)存储器件的方法包括:在衬底上方形成层堆叠件,该层堆叠件包括第一介电材料与第二介电材料的交替层;形成延伸穿过层堆叠件的沟槽;将第二介电材料替换成导电材料以形成字线(WL);用铁电材料内衬沟槽的侧壁和底部;用第三介电材料填充沟槽;形成垂直延伸穿过第三介电材料的位线(BL)和源极线(SL);去除第三介电材料的一部分,以在第三介电材料中的BL和SL之间形成开口;沿开口的侧壁形成沟道材料;并用第四介电材料填充开口。本申请的实施例还涉及三维(3D)存储器件。
- 一种铁电组装栅场效应晶体管的多值存储器件-202210647254.7
- 周益春;廖佳佳;廖敏;周平安 - 西安电子科技大学
- 2022-06-09 - 2023-04-07 - H10B51/10
- 本发明涉及一种铁电组装栅场效应晶体管的多值存储器件,包括:衬底层;以及依次层叠设置在衬底层表面的组装栅介质和栅电极;其中,组装栅介质包括介电层以及若干组铁电模块,铁电模块沿着沟道方向间隔设置在介电层内;根据漏极电压的不同控制组装栅介质中极化翻转的铁电模块的数目。本发明的铁电组装栅场效应晶体管的多值存储器件,可以实现3‑bit及以上的高密度多值存储,且各存储态呈现分立的特征,可以有效避免存储器件在受到制备工艺涨落、环境温度涨落、串扰电场以及器件微疲劳导致的极化翻转出现扰动的时候,出现读取错误的问题。
- 集成电路、存储器装置及其制造方法-202210252199.1
- 张国彬;刘建宏;洪至伟 - 台湾积体电路制造股份有限公司
- 2022-03-15 - 2023-01-03 - H10B51/10
- 本发明实施例涉及集成电路、存储器装置及其制造方法。本公开实施例涉及一种存储器单元、一种集成电路及其制造方法。所述存储器装置包含衬底、栅极层及绝缘层、隔离柱、通道层、第一导电构件、第二导电构件、存储层,及一对隔离结构。所述隔离柱沿着第一方向延伸穿过所述栅极层及所述绝缘层。所述通道层横向地覆盖所述隔离柱。所述第一导电构件及所述第二导电构件沿着所述第一方向延伸且相邻于所述隔离柱。所述存储层经放置于所述栅极层与所述通道层之间。所述对隔离结构沿着所述第一方向延伸。所述对隔离结构包含经放置于所述第一导电构件与所述栅极层之间的第一隔离结构及经放置于所述第二导电构件与所述栅极层之间的第二隔离结构。
- 专利分类