[发明专利]存储器装置的偏压控制在审
| 申请号： | 202180095001.7 | 申请日： | 2021-12-27 |
| 公开（公告）号： | CN116897342A | 公开（公告）日： | 2023-10-17 |
| 发明（设计）人： | D·沃克尔;B·D·霍尔农;T·M·布鲁尔;D·M·帕特里克;C·A·巴罗内 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | G06F12/0815 | 分类号： | G06F12/0815 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 强薇 |
| 地址： | 美国爱*** | 国省代码： | 暂无信息 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 描述用于存储器装置的偏压控制的方法、系统和装置。存储器系统可存储数据是否为相干的指示。在一些实例中，所述指示可存储为元数据，其中第一值指示所述数据为不相干的，且第二值或第三值指示所述数据为相干的。当所述存储器系统的处理单元或其它组件处理存取数据的命令时，所述存储器系统可在所述指示为所述第一值时根据装置偏压模式操作，且在所述指示为所述第二值或所述第三值时根据主机偏压模式操作。 | ||
| 搜索关键词： | 存储器 装置 偏压 控制 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202180095001.7/，转载请声明来源钻瓜专利网。
- 上一篇：油环用线
- 下一篇：用于推荐智能电子设备的方法
- 同类专利
- 用于相干及非相干存储器请求的仲裁方案-202080091091.8
- 索努·阿罗拉;本杰明·特西恩;亚历山大·J·布拉诺维尔 - 超威半导体公司
- 2020-12-11 - 2023-10-27 - G06F12/0815
- 系统中的处理器响应于具有多个条目的相干存储器请求缓冲器来存储来自客户端模块的相干存储器请求，且响应于具有多个条目的非相干存储器请求缓冲器来存储来自所述客户端模块的非相干存储器请求。所述客户端模块对相干存储器请求及非相干存储器请求进行缓冲，并基于所述处理器或其高速缓存中的一者的一个或多个条件来释放所述存储器请求。基于与所述相干存储器缓冲器相关联的第一水印以及与所述非相干存储器缓冲器相关联的第二水印，将所述存储器请求释放到中央数据结构并进入所述系统中。
- 存储器装置的偏压控制-202180095001.7
- D·沃克尔;B·D·霍尔农;T·M·布鲁尔;D·M·帕特里克;C·A·巴罗内 - 美光科技公司
- 2021-12-27 - 2023-10-17 - G06F12/0815
- 描述用于存储器装置的偏压控制的方法、系统和装置。存储器系统可存储数据是否为相干的指示。在一些实例中，所述指示可存储为元数据，其中第一值指示所述数据为不相干的，且第二值或第三值指示所述数据为相干的。当所述存储器系统的处理单元或其它组件处理存取数据的命令时，所述存储器系统可在所述指示为所述第一值时根据装置偏压模式操作，且在所述指示为所述第二值或所述第三值时根据主机偏压模式操作。
- 用于延长私有高速缓存中的高速缓存行的独占持有的设施-201880006436.8
- B·C·贾梅伊;C·雅各比;岑中龙;D·W·施密特;D·罗萨;A·萨珀里托 - 国际商业机器公司
- 2018-01-03 - 2023-05-26 - G06F12/0815
- 提供一种计算环境设施以延长在处理存储操作数请求后在私有(或本地)高速缓存中的高速缓存行的独占持有。该设施包括确定对由该计算环境的多个处理单元共享的存储位置的存储操作数请求是否被指定为持有。此外，进行私有高速缓存中用于处理该存储操作数请求的对应的高速缓存行的状态是否被独占地拥有的确定。基于确定该存储操作数请求被指定为持有，以及私有高速缓存中用于处理该存储操作数请求的对应的高速缓存行的状态被独占地拥有，在完成该存储操作数请求的处理后，继续独占地持有该私有高速缓存中的该对应的高速缓存行。该继续持有可包括启动计数器以促进在期望的设定间隔内的继续持有。
- 非对称一致性协议-201680073139.6
- 安东尼·约翰·彭顿;西蒙·约翰·克拉斯克 - ARM有限公司
- 2016-09-14 - 2023-03-31 - G06F12/0815
- 装置(2)具有第一处理电路(6)和第二处理电路(4)。第二处理电路4具有至少一个硬件机构(10)、(30)，其提供比为第一处理电路(6)提供的更高级别的故障保护或故障检测。一致性控制电路(45、80、82)根据非对称一致性协议来控制第一和第二处理电路(6、4)对来自至少一部分共享地址空间的数据的访问，在非对称一致性协议中，第一处理电路(6)的本地高速缓存(8)中的数据的仅本地更新与第二处理电路(4)的本地高速缓存(8)中的数据的仅本地更新相比受到限制。
- 提供数据访问的原子集的装置及方法-201780058338.4
- 詹森·帕克;格雷姆·彼得·巴尔内斯 - ARM有限公司
- 2017-08-18 - 2023-02-28 - G06F12/0815
- 数据处理装置2包括用于存储要访问的数据项的高速缓存存储器8。一致性控制电路20控制存储在高速缓存内的数据项及存储在高速缓存外面的数据项的一个或多个其他复本之间的一致性。数据访问缓冲器6缓冲对于存储在高速缓存内的各个数据项进行的多个数据访问行为。访问控制电路20响应于由一致性控制电路所管理的该多个数据项的一致性状态，在原子数据访问行为集开始之前确保所有这些数据项的一致性状态容许在高速缓存内执行数据访问行为原子集中的所有数据访问行为，该多个数据项要经受要作为数据访问行为原子集而原子地一起执行的数据访问操作。
- 具有针对流式数据传输的流压缩的数据处理网络-201980030104.8
- 詹姆师德·加拉;图沙尔·P·兰格;潘尼德拉·库马尔·马纳瓦;迪米特里奥斯·卡塞利迪斯 - ARM有限公司
- 2019-05-02 - 2020-12-11 - G06F12/0815
- 提供了一种用于在包括经由互连结构耦合的多个设备的数据处理网络的请求节点和主节点之间进行数据传输的改进协议，该协议将通过互连结构传输的响应消息的数量最小化。当在互连结构中检测到拥塞时，主节点发送针对来自请求节点的写入请求的组合响应。该响应被延迟，直到在主节点处有可用的数据缓冲器并且主节点已经完成了相关联的一致性动作。当请求节点接收到组合响应时，要写入的数据和确认将合并到数据消息中。
- 用于缓存一致性的可重构的缓存架构及方法-201880063982.5
- 埃拉德·拉兹 - 涅克斯硅利康有限公司
- 2018-08-03 - 2020-05-15 - G06F12/0815
- 本发明提供一种用于在一可重构的缓存架构中的缓存一致性的方法。所述方法包括：接收一存储器存取命令，其中所述存储器存取命令包括一存储器的至少一地址，以便进行存取；基于所述存储器存取命令来确定至少一存取参数；及部分基于所述至少一存取参数及所述地址来确定一目标缓存箱，所述目标缓存箱用于服务所述存储器存取命令。
- 避免采用重试及按次序响应非重试总线一致性协议的基于处理器的系统中的死锁-201680054904.X
- H·M·勒;T·Q·张;徐坤;J·P·苏布拉马尼亚姆·贾纳桑;C·A·拉米雷斯 - 高通股份有限公司
- 2016-09-09 - 2018-05-11 - G06F12/0815
- 本文所公开的方面包含避免采用重试及按次序响应非重试总线一致性协议的基于处理器的系统中的死锁。就此而言，接口桥接电路以通信方式耦合到实施重试总线一致性协议的第一核心装置及实施按次序响应非重试总线一致性协议的第二核心装置。所述接口桥接电路从所述第一核心装置接收窥探命令并将所述窥探命令转发到所述第二核心装置。在所述窥探命令待决时，所述接口桥接电路检测所述第一核心装置与所述第二核心装置之间的潜在死锁情况。响应于检测到所述潜在死锁情况，所述接口桥接电路经配置以将重试响应发送到所述第一核心装置。这使所述第一核心装置能够继续处理，由此消除所述潜在死锁情况。
- 专利分类
