[发明专利]一种具有阳极肖特基接触的MOS栅控晶闸管在审
| 申请号： | 202310406552.1 | 申请日： | 2023-04-17 |
| 公开（公告）号： | CN116487424A | 公开（公告）日： | 2023-07-25 |
| 发明（设计）人： | 陈万军;周彭炜;夏云;郑崇芝;刘超;孙瑞泽;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/745 | 分类号： | H01L29/745;H01L29/08;H01L29/47 |
| 代理公司： | 成都点睛专利代理事务所(普通合伙) 51232 | 代理人： | 孙一峰 |
| 地址： | 611731 四川省*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及功率半导体技术，特别涉及一种具有阳极肖特基接触的MOS栅控晶闸管。相对于传统的MOS栅控晶闸管，本发明在器件的阳极一侧引入N+阳极短路区，同时使N+阳极短路区和阳极金属形成肖特基接触。在耐压状态下承受dv/dt时，空间电荷区向下扫出的电子可以通过N+阳极短路区的肖特基接触直接流向阳极金属，不会在P+阳极区形成电子积累，从而不会导致P+阳极区产生空穴电流注入，减少了触发电流，从而大大提高了器件的dv/dt抗性，保障了器件和系统的整体可靠性。 | ||
| 搜索关键词： | 一种 具有 阳极 肖特基 接触 mos 晶闸管 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310406552.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种门极换流晶闸管-202310953328.4
- 陈芳林;郭雅迪;武思捷;陈勇民 - 国网智能电网研究院有限公司;株洲中车时代电气股份有限公司
- 2023-07-31 - 2023-09-29 - H01L29/745
- 本发明公开了一种门极换流晶闸管，包括：依次设置的第一导电类型导电层、第二导电类型基区以及第一导电类型基区，第二导电类型基区包括位于中心的凸起部和位于凸起部外围的水平部，凸起部贯穿第一导电类型基区；设置在第一导电类型基区内的多个第二导电类型短路发射区，第二导电类型短路发射区背对第一导电类型导电层的第一表面未被第一导电类型基区覆盖；设置在第二导电类型短路发射区第一表面的至少一个放大门极；设置在第一导电类型基区背对第一导电类型导电层的第一表面以及第一导电类型导电层背对第二导电类型基区的第一表面的晶闸管功能层。本发明解决了现有技术中芯片体内最大电场分布在芯片台面终端处，容易引起阻断失效的技术问题。
- 一种混合型载流子控制器件-202210451520.9
- 汪志刚;李雪;黄孝兵 - 强华时代（成都）科技有限公司
- 2022-04-26 - 2023-08-15 - H01L29/745
- 本发明提供了一种混合型载流子控制器件，属于功率半导体技术领域。包括主要工作单元以及至少一个耗尽型PMOS结构；所述主要工作单元和所述耗尽型PMOS结构分别设置在MOS栅控晶闸管两端；所述主要工作单元包括栅控区以及晶闸管区，所述栅控区、耗尽型PMOS区以及晶闸管区从上而下设置，各所述耗尽型PMOS结构以相邻的形式并列设置。本发明解决了现有栅控晶闸管导通压降与关断损耗折衷关系差、抗电磁干扰能力弱、实用性差的问题。
- 一种逆导型MOS栅控晶闸管及其制造方法-202111020893.2
- 刘超;汪淳朋;杨超;陈万军;张波 - 电子科技大学
- 2021-09-01 - 2023-08-11 - H01L29/745
- 本发明属于功率半导体技术领域，具体的说是涉及一种逆导型MOS栅控晶闸管及其制造方法。本发明中的一种逆导型MOS栅控晶闸管，主要是通过缩短常规RC‑MCT器件的FS层宽度，增大P型阳极区上方的电阻，从而减小器件正向导通过程中的回跳电压，改善器件正向导通过程中的snapback效应；本发明中的一种逆导型MOS栅控晶闸管的制造方法，能够与现有MOS栅控晶闸管工艺相兼容。本发明的有益效果为：在不牺牲器件正向阻断能力的基础上，改善了器件正向导通过程中的snapback效应，提升了器件在正向导通过程中的稳定性。
- 一种具有阳极肖特基接触的MOS栅控晶闸管-202310406552.1
- 陈万军;周彭炜;夏云;郑崇芝;刘超;孙瑞泽;张波 - 电子科技大学
- 2023-04-17 - 2023-07-25 - H01L29/745
- 本发明涉及功率半导体技术，特别涉及一种具有阳极肖特基接触的MOS栅控晶闸管。相对于传统的MOS栅控晶闸管，本发明在器件的阳极一侧引入N+阳极短路区，同时使N+阳极短路区和阳极金属形成肖特基接触。在耐压状态下承受dv/dt时，空间电荷区向下扫出的电子可以通过N+阳极短路区的肖特基接触直接流向阳极金属，不会在P+阳极区形成电子积累，从而不会导致P+阳极区产生空穴电流注入，减少了触发电流，从而大大提高了器件的dv/dt抗性，保障了器件和系统的整体可靠性。
- 一种具有强动态雪崩抗性的可关断晶闸管-202310407779.8
- 陈万军;周彭炜;夏云;刘超;孙瑞泽;郑崇芝;张波 - 电子科技大学
- 2023-04-17 - 2023-07-21 - H01L29/745
- 本发明属于功率半导体技术领域，特别涉及一种具有强动态雪崩抗性的可关断晶闸管(GTO)，Gate turn‑off Thyristor,简称GTO。相对于传统的可关断晶闸管，本发明的耐压层结构采用了和N型电场截止层相反的掺杂电荷构成P型漂移区，P型漂移区采用的掺杂浓度远低于N型电场截止层，同时也远低于P型基区的掺杂浓度，为主要耐压层。在关断时，本发明的可关断晶闸管耗尽区内部的电荷极性和通态电流带来的额外载流子极性相反，通态电流的增加不会增加器件内部的电场峰值，因此不会发生动态雪崩效应，大大提升了可以关断的电流。
- 一种具有高dv/dt抗性的MOS栅控晶闸管-202310406560.6
- 陈万军;周彭炜;夏云;刘超;郑崇芝;孙瑞泽;张波 - 电子科技大学
- 2023-04-17 - 2023-07-18 - H01L29/745
- 本发明涉及功率半导体技术，特别涉及一种具有高dv/dt抗性的MOS栅控晶闸管。相对于传统的MOS栅控晶闸管，本发明在器件的阳极一侧引入N+阳极短路区，并且在N型电场截止层和阳极结构之间加入N型电势截止层。在耐压状态下承受dv/dt时，空间电荷区向下扫出的电子可以通过N+阳极短路区直接流向阳极金属，不会在P+阳极区形成电子积累，从而不会导致P+阳极区产生空穴电流注入，减少了触发电流，从而大大提高了器件的dv/dt抗性，保障了器件和系统的整体可靠性。
- 一种具有PN叠型耐压层结构的可关断晶闸管-202310406370.4
- 陈万军;周彭炜;夏云;刘超;孙瑞泽;郑崇芝;张波 - 电子科技大学
- 2023-04-17 - 2023-06-23 - H01L29/745
- 本发明属于功率半导体技术领域，特别涉及一种具有低关断损耗以及高可关断电流的可关断晶闸管(GTO)，Gate turn‑off Thyristor,简称GTO。相对于传统的可关断晶闸管，本发明在器件的采用PN叠型耐压层结构，其位于N型电场截止层上方以及P型基区下方，其由低掺杂的P型漂移区和低掺杂的N型漂移区相叠构成。在关断时，本发明可关断晶闸管电场峰值位于P型漂移区和N型漂移区的交界处，电场分别向阳极方向和阴极方向拓展，因此电场建立的更快，关断损耗更低。同时电场峰值位置的改变降低了最大电场，从而增加了可以关断的最大电流。本发明的有益成果：改善了关断时的电场分布，关断时关断损耗显著降低，同时最大可关断电流得到显著提升。
- 具有降低的操作电压的NPNP分层MOS栅控沟槽装置-202210955892.5
- 保罗·M·摩尔;弗拉迪米尔·罗多夫;理查德·A·布兰查德 - 帕可科技有限公司
- 2022-08-10 - 2023-06-02 - H01L29/745
- 本申请案涉及具有降低的操作电压的npnp分层MOS栅控沟槽装置。将npnp分层开关修改为具有复合阳极结构。代替典型的npnp IGTO装置、晶闸管或IGBT的连续p型底部阳极层，所述复合阳极由具有含有n型半导体材料的间隙的分段p型层形成。所述n型材料在底部阳极电极与纵向npn双极晶体管的n型集电极之间形成多数载流子路径。当带沟槽栅极被加偏压为高时，在所述底部阳极电极与顶部阴极电极之间形成所述多数载流子路径。此电流路径在非常低的操作电压下操作，从略高于0伏起始。高于约1.0伏的操作电压，所述npnp分层开关正常操作且使用再生双极晶体管作用来传导所述电流的绝大多数。所述两个电流路径并联传导。
- 一种静电感应晶闸管及其制作方法-201911107435.5
- 范捷;万立宏;王绍荣 - 江苏丽隽功率半导体有限公司
- 2019-11-13 - 2023-04-07 - H01L29/745
- 本发明公开了一种静电感应晶闸管及其制作方法，涉及半导体技术领域，提供了一种新的静电感应晶闸管的结构，其正面中间为栅极、两侧为阴极，背面为阳极，在其制作过程中，由于裸露在外的P+杂质区域较小，因此杂质自扩散的问题大幅减轻，电阻率的控制更为精准；形成的栅极引出区的纵向结深较深，不需要担心深度不够或者栅极引出区被刻透的问题，刻蚀深度控制难度较低，不容易因此导致器件失效；而且形成的N‑沟道的宽度也较宽，且垂直距离更长，其中的杂质分布也更为均匀，这样的结构将具有更佳的沟道控制能力，更大的电流能力；制作方法难度较低，工艺控制较简单，制作得到的静电感应晶闸管的良品率较高且性能更优。
- 一种沟槽栅MOS-GCT结构及其制备方法-201910498395.5
- 王彩琳;杨晶;吴雲 - 西安理工大学
- 2019-06-10 - 2022-11-22 - H01L29/745
- 本发明公开了一种沟槽栅MOS‑GCT，在n‑基区上的p基区上设有n辅助层，在n辅助层上方中央设有n+阴极区；在n+阴极区的环形沟槽内圈的n辅助层上方的p+漏区与n+阴极区的铝层相连形成阴极K；在环形沟槽中设有栅氧化层和重掺杂的多晶硅层，作为关断门极G
- 一种具有四层外延的碳化硅凹槽MOS栅控晶闸管-202221569823.2
- 李昀佶;杨光锐;张长沙;陈彤 - 浏阳泰科天润半导体技术有限公司
- 2022-06-22 - 2022-11-01 - H01L29/745
- 本实用新型提供了一种具有四层外延的碳化硅凹槽MOS栅控晶闸管，包括N+型衬底设于阴极金属电极上；P型缓冲区设于N+衬底上；P‑型漂移区设于P型缓冲区上；N‑型基区设于P‑型漂移区上，N‑型基区上设有两个P+发射区；每个P+发射区上设有两个N+区以及第一凹槽，两个P+发射区上设有第二凹槽；第一栅氧化层覆盖P‑型漂移区、N‑型基区、P+发射区以及N+区；第二栅氧化层设于第二凹槽内；第一多晶硅栅电极设于第一栅氧化层上；第二多晶硅栅电极设于第二栅氧化层上；阳极金属电极设于第一凹槽，且阳极金属电极分别连接至P+发射区顶部、两个N+区的侧面以及两个N+区的设定位置的上侧面；便于制造。
- 一种具有三层外延的碳化硅凹槽MOS栅控晶闸管-202221569822.8
- 杨光锐;张长沙;李昀佶;陈彤 - 浏阳泰科天润半导体技术有限公司
- 2022-06-22 - 2022-11-01 - H01L29/745
- 本实用新型提供了一种具有三层外延的碳化硅凹槽MOS栅控晶闸管，包括一元胞结构，所述元胞结构包括：N+型衬底设于阴极金属电极上；P型缓冲区设于N+衬底上；P‑型漂移区设于P型缓冲区上；N‑型基于设于P‑型漂移区上，N‑型基区上设有两个P+发射区；每个P+发射区上设有两个N+区；第一栅氧化层覆盖P‑型漂移区、N‑型基区、P+发射区以及N+区；第二栅氧化层覆盖N‑型基区、P+发射区以及N+区；第一多晶硅栅电极设于第一栅氧化层上；第二多晶硅栅电极设于第二栅氧化层上；以及，阳极金属电极，所述阳极金属电极设于所述P+发射区以及两个N+区上侧，便于制造。
- 一种具有两层外延的碳化硅凹槽MOS栅控晶闸管-202221569760.0
- 李昀佶;杨光锐;周海 - 浏阳泰科天润半导体技术有限公司
- 2022-06-22 - 2022-11-01 - H01L29/745
- 本实用新型提供了一种具有两层外延的碳化硅凹槽MOS栅控晶闸管，包括一元胞结构，所述元胞结构包括：阴极金属电极，N+型衬底，所述N+型衬底设于所述阴极金属电极上；P型缓冲区，所述P型缓冲区设于所述N+衬底上；P‑型漂移区，所述P‑型漂移区设于所述P型缓冲区上；N‑型基区，所述N‑型基于设于所述所述P‑型漂移区上，所述N‑型基区上设有两个P+发射区；每个P+发射区上设有两个N+区；栅氧化层，所述栅氧化层覆盖P‑型漂移区、N‑型基区、P+发射区以及N+区；多晶硅栅电极，所述多晶硅栅电极设于所述栅氧化层外侧；以及，阳极金属电极，所述阳极金属电极设于所述P+发射区以及两个N+区上侧，便于制造。
- 一种MOS栅控晶闸管-201811525422.5
- 胡飞;宋李梅;韩郑生;杜寰 - 中国科学院微电子研究所
- 2018-12-13 - 2022-08-23 - H01L29/745
- 本发明提供一种MOS栅控晶闸管。所述MOS栅控晶闸管包括阴极、栅极和阳极三个电极，其中，所述栅极包括NMOS和PMOS，所述MOS栅控晶闸管还包括N‑P‑N‑P四层结构区和P
- 电子注入增强型双模式MOS控制晶闸管及其制造方法-201910497542.7
- 王彩琳;杨武华;曹荣荣 - 西安理工大学
- 2019-06-10 - 2022-04-22 - H01L29/745
- 本发明公开了一种电子注入增强型双模式MOS控制晶闸管，在n
- 一种混合栅控结构的碳化硅晶闸管及其制备方法-202111315935.5
- 元磊;侯伟群;汤晓燕;张艺蒙;宋庆文;张玉明 - 西安电子科技大学
- 2021-11-08 - 2022-03-01 - H01L29/745
- 本发明公开了一种混合栅控结构的碳化硅晶闸管及其制备方法，包括N型4H‑SiC衬底；依次设置于衬底上表面的N型4H‑SiC缓冲层、P型4H‑SiC漂移层和N型4H‑SiC门极区；阳极区设置于V型凹槽两侧的门极区上；SiO
- 一种具有隐埋层的BRT及其制造方法-202110915230.0
- 王彩琳;杨武华;刘园园;张如亮 - 西安理工大学
- 2021-08-10 - 2021-12-17 - H01L29/745
- 本发明公开了一种具有隐埋层的BRT，n
- 一种MOS栅控晶闸管及其制造方法-202110974371.X
- 刘超;杨超;汪淳朋;陈万军;张波 - 电子科技大学
- 2021-08-24 - 2021-11-19 - H01L29/745
- 本发明属于功率半导体技术领域，特别涉及一种MOS栅控晶闸管及其制造方法。本发明中的一种MOS栅控晶闸管，主要是通过缩短传统MCT结构栅极面积，并引入第二阴极及P型掺杂区，减小器件栅极通过栅氧化层与衬底接触的面积，从而减小器件栅极‑阳极之间的寄生电容，增强MCT器件的dv/dt抗性；本发明中的一种MOS栅控晶闸管的制造方法，能够与现有MOS栅控晶闸管工艺相兼容。本发明的有益效果为，不牺牲器件阻断特性的基础上，极大提升了MCT器件都dv/dt抗性，有效的解决了常规MOS栅控晶闸管在脉冲功率应用时储能电容充电过程中的误开启问题，提升了器件和脉冲电路的稳定性。
- 一种碳化硅门极可关断晶闸管-201910842029.7
- 陈万军;谯彬;肖紫嫣;高吴昊;夏云;周琪钧 - 电子科技大学
- 2019-09-06 - 2021-07-27 - H01L29/745
- 本发明涉及功率半导体技术，特别涉及一种碳化硅门极可关断晶闸管。本发明对常规N型碳化硅GTO的门极区进行改造，在常规的器件P‑门极层13结构下增加了一层掺杂浓度比P‑门极层与N‑漂移区都要高的P型外延层，即(P+gate buffer层)，由于P+门级缓冲层12的存在，一方面可以在门极区快速降低电场强度，避免器件发生串通击穿；另一方面P+门级缓冲层12的存在使得P‑门极层的厚度和掺杂浓度可以明显降低，同时P+门级缓冲层12由于浓度差会形成电场，从而加速N+阴极区7电子的注入，从而获得较快的导通特性。
- 一种碳化硅门极可关断晶闸管及其制造方法-201810756210.1
- 李思敏 - 北京优捷敏半导体技术有限公司
- 2018-07-11 - 2021-06-15 - H01L29/745
- 本发明提供一种碳化硅门极可关断晶闸管，为在N+型SiC衬底上面设有的PNPN四层SiC结构，其上层为多条由复数个重复排列的上管P型发射区组成的条带，中层由上管N型基区、上管N型浓基区和上管N型浓基区汇流条组成，上管N型浓基区与上管N型浓基区汇流条相交或平行，上管N型汇流条的上表面与门极金属层连接。本发明提供的碳化硅门极可关断晶闸管可降低周边的电流密度，提高抗dI/dt和抗dV/dt的能力。
- 一种碳化硅MOS栅控晶闸管-201811363167.9
- 陈万军;谯彬;高吴昊;张柯楠;夏云;刘超 - 电子科技大学
- 2018-11-15 - 2021-06-08 - H01L29/745
- 本发明涉及功率半导体技术，特别涉及一种碳化硅MOS栅控晶闸管。本发明对常规碳化硅MCT的阴极区进行改造，通过在P+场截止层下增加一层N‑IEB层，由于N型注入增强缓冲层掺杂浓度较低，提高了该区域内少数载流子寿命及迁移率，从而增大了阴极结构中的少数载流子扩散长度，进而增大了阴极注入效率。且由于在N型衬底与N型注入增强缓冲层之间由于浓度差会产生内建电场，其方向由N型衬底指向N型注入增强缓冲层，阻止少子空穴由N型注入增强缓冲层层向N型衬底扩散，从而降低少子空穴扩散电流，进而也增大了阴极注入效率。
- 一种逆导型MOS触发晶闸管及其制造方法-202110029136.5
- 陈万军;袁榕蔚;朱建泽;刘超 - 电子科技大学
- 2021-01-11 - 2021-05-25 - H01L29/745
- 本发明涉及半导体技术，特别涉及一种逆导型MOS触发晶闸管及其制造方法。本发明的MOS部分为PNPN晶闸管提供驱动电流，在几十纳秒内快速触发整个器件开启，这样器件获得大电流能力。本发明的结构中阳极部分具有由N型阳极、P型阳极和阳极金属构成的，为器件提供逆导能力。本发明提供了一种应用于脉冲功率领域的大电流驱动器件。相比于传统的MCT而言，本发明的RC‑MCT可以使用在脉冲功率电路中，可以不使用并联二极管，起到续流作用，这样的优点是系统复杂度降低，降低成本，节省脉冲电路。
- 一种基于双MOS栅控的P型碳化硅晶闸管及其制备方法-201911067748.2
- 汤晓燕;周腾鹏;元磊;宋庆文;张艺蒙;张玉明;张义门 - 西安电子科技大学
- 2019-11-04 - 2021-03-23 - H01L29/745
- 本发明公开了一种基于双MOS栅控的P型碳化硅晶闸管，包括：钝化层(1)、阳极接触金属(2)、关断栅极接触金属(3)、开启栅极接触金属(4)、栅氧化层(5)、N+短路区(6)、P+阳极区(7)、N‑漂移区(8)、P‑漂移区(9)、缓冲层(10)、衬底(11)以及阴极接触金属(12)。本发明通过引入双MOS栅结构，将器件的驱动控制从传统的电流型转变为电压型，有利于前端控制电路的设计、实现以及功耗的降低；且开启栅和关断栅独立工作，分别控制器件的开启和关断，有利于器件在开关或脉冲工作状态下的快速导通和关断，可以显著提高器件的工作频率。
- 一种沟槽栅MOS控制晶闸管及其制作方法-201810977983.2
- 陈万军;左慧玲;刘超;夏云;邓操;高吴昊 - 电子科技大学
- 2018-08-27 - 2021-03-16 - H01L29/745
- 本发明属于功率半导体器件技术领域，一种沟槽栅MOS控制晶闸管(Trench‑MCT)，其元胞结构包括自下而上依次层叠的阳极(1)、P+阳极区(2)、N型缓冲层(3)和漂移区(4)；所述漂移区(4)上层两侧有沟槽栅和P基区(5)，所述P基区(5)上层有N‑区(11)、N‑‑区(10)、N+区(6)和P+区(12)，P+区(12)和N+区(6)共同引出阴极(9)。相比于常规栅控晶闸管，本发明可在栅极零偏压时实现耐压，简化了栅极驱动电路。相比于沟槽栅IGBT，本发明的导通电阻更小，且没有饱和电流的限制，使得本发明的器件在脉冲应用下具有更大的峰值电流I
- 电子器件产品-201922173425.3
- 张环;周继峰 - 力特半导体（无锡）有限公司
- 2019-12-06 - 2020-12-15 - H01L29/745
- 在一个实施例中，提供了一种电子器件产品。该产品可以包括夹在第一P型区域与第二P型区域之间的N型区域。该电子器件产品还可以包括被制造在P型区域的次级N型区域(栅极发射极和主端发射极结)。每个次级N型区域与其他次级N型区域分开制造，以便该区域的材料浓度和结深可以被定制。结果是三端双向交流开关在次级N型区域中的一个或多个区域内包括不同的子发射极电阻，从而获得了可在多达四个操作象限中操作的平衡栅极电流，并且其中操作象限II、III或IV中的栅极电流与操作象限I中的栅极电流的比率接近于1。
- 一种MOS栅控晶闸管及其制造方法-201911037622.0
- 张波;陈楠;陈万军 - 电子科技大学
- 2019-10-29 - 2020-11-27 - H01L29/745
- 本发明涉及功率半导体技术，具体的说是涉及一种MOS栅控晶闸管及其制造方法。本发明主要是在相同元胞宽度下减小多晶硅栅极面积，从而在不牺牲器件导通及阻断特性的情况下，减小了器件的栅阳电容，具有高dv/dt抗性，可靠性高等优点，同时与现有MOS栅控晶闸管工艺兼容，解决了常规的MOS栅控晶闸管在脉冲功率应用时储能电容充电过程中的误开启问题。
- 一种MOS栅控晶闸管及其制作方法-201710761364.5
- 陈万军;夏云;刘超;高吴昊;左慧玲;邓操 - 电子科技大学
- 2017-08-30 - 2020-10-27 - H01L29/745
- 本发明涉及功率半导体技术，特别涉及一种MOS控制晶闸管及其制作方法。本发明对常规MCT的阴极以及栅极区进行改造，通过在栅下增加薄的P型半导体层，使得器件在栅上不加电压器件正向阻断时，P+阳极注入空穴形成的空穴漏电流能通过P型短路结构抽走，使器件实现耐压。正向导通时，在栅上加正电压时，P型半导体层反型形成电子沟道，N型半导体源区和中的电子进漂移区内，由P+阳极、漂移区、P型基区和N型源区构成的左侧PNPN晶闸管与右侧P+阳极、漂移区、P型基区和N型源区构成的右侧PNPN晶闸管接连发生闩锁，器件获得低的导通电阻，以及导通时不存在snapback现象。本发明的阴极PN结两层结构使用双重扩散工艺，与传统MGT三层扩散工艺相比制作简单。
- 一种门极换流晶闸管及其制备方法-201611205266.5
- 陈勇民;颜骥;陈芳林;邱凯兵;蒋谊;郭润庆 - 株洲中车时代电气股份有限公司
- 2016-12-23 - 2020-07-03 - H01L29/745
- 本发明公开了一种门极换流晶闸管及其制备方法。本发明的晶闸管的层状结构竖直方向自下而上依次为P
- 一种具有复合栅介质的栅控晶闸管-201710708389.9
- 任敏;林育赐;何文静;苏志恒;李泽宏;张波 - 电子科技大学
- 2017-08-17 - 2020-05-26 - H01L29/745
- 本发明提供一种具有复合栅介质的栅控晶闸管，从下到上依次层叠金属化阳极、第一导电类型半导体衬底、第二导电类型半导体外延层、金属化阴极；还包括第一导电类型半导体阱区、第二导电类型半导体阱区、重掺杂第一导电类型半导体区、栅极结构；栅极结构由第一介质材料层、第二介质材料层以及位于两种介质材料层上表面的栅电极构成；第一介质材料层的厚度等于第二介质材料层的厚度，第一介质材料层的介电常数低于第二介质材料层；本发明减小了关断沟道的阈值电压，同时不影响导通时的阈值电压，提升了栅控晶闸管器件的可靠性。
- 一种具有双层薄n基区的碳化硅光触发晶闸管及制作方法-201710711313.1
- 蒲红斌;王曦;刘青;李佳琪;杜利祥;王雅芳 - 西安理工大学
- 2017-08-18 - 2020-05-22 - H01L29/745
- 本发明公开了一种具有双层薄n基区的碳化硅光触发晶闸管，包括SiC衬底，在SiC衬底之上依次制作有第一外延层、第二外延层、第三外延层、第四外延层、第五外延层、第六外延层，第六外延层分为多个凸台；在第三外延层上部镶嵌有结终端，并且结终端位于第四外延层和第五外延层的末端之外；还包括绝缘介质薄膜，绝缘介质薄膜覆盖在各个凸台侧壁、各个凸台之间的第五外延层表面以及结终端台面的侧壁与表面；在第六外延层的各个凸台上端面覆盖有阳极；在SiC衬底下端面覆盖有阴极。本发明还公开了该种具有双层薄n基区的碳化硅光触发晶闸管的制作方法。本发明的结构独特，器件性能优异；本发明的制作方法，便于实施。
- 专利分类
