[发明专利]命令/地址信号训练模式电路及存储器有效
| 申请号： | 202310586956.3 | 申请日： | 2023-05-24 |
| 公开（公告）号： | CN116312672B | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 王琳;宋志浩 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | G11C7/20 | 分类号： | G11C7/20;G11C29/02;G06F13/16 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 杨俊辉;臧建明 |
| 地址： | 230601 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种命令/地址信号训练模式电路及存储器，该电路包括：使能信号生成模块，用于接收片选信号和训练模式进入指令，生成训练模式使能信号；其中，训练模式进入指令用于指示存储器进入命令/地址信号训练模式；目标信号生成模块包括运算模块和输出模块；运算模块，用于接收训练模式使能信号和多位命令/地址信号，生成第一运算结果；输出模块，用于接收片选信号和第一运算结果，生成目标输出信号。本申请提供的电路具有处理训练模式进入指令、对多位命令/地址信号进行逻辑运算并输出该运算结果的功能，在存储器中实现了命令/地址信号训练模式功能。 | ||
| 搜索关键词： | 命令 地址 信号 训练 模式 电路 存储器 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310586956.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 命令/地址信号训练模式电路及存储器-202310586956.3
- 王琳;宋志浩 - 长鑫存储技术有限公司
- 2023-05-24 - 2023-10-24 - G11C7/20
- 本申请提供一种命令/地址信号训练模式电路及存储器，该电路包括：使能信号生成模块，用于接收片选信号和训练模式进入指令，生成训练模式使能信号；其中，训练模式进入指令用于指示存储器进入命令/地址信号训练模式；目标信号生成模块包括运算模块和输出模块；运算模块，用于接收训练模式使能信号和多位命令/地址信号，生成第一运算结果；输出模块，用于接收片选信号和第一运算结果，生成目标输出信号。本申请提供的电路具有处理训练模式进入指令、对多位命令/地址信号进行逻辑运算并输出该运算结果的功能，在存储器中实现了命令/地址信号训练模式功能。
- 存储设备、存储系统及操作其的方法-201810695609.3
- 李英敏;徐晟皓;吴和锡;俞景弼;张星龙 - 三星电子株式会社
- 2018-06-29 - 2023-09-12 - G11C7/20
- 提供了一种存储设备、存储系统及操作其的方法。可通信地连接到主机的存储设备可以包括：非易失性存储器，被配置为存储引导存储设备所需的至少一个引导数据；以及设备控制器，被配置为从主机接收接口初始化命令(IFIC)，基于IFIC从至少一个引导数据中预测主机请求的请求引导数据，并且控制非易失性存储器读取请求引导数据。
- 一种SRAM重置方法、电路、芯片、装置与介质-202310570789.3
- 付本涛;刘弋波;赖鼐;龚晖 - 珠海妙存科技有限公司
- 2023-05-19 - 2023-08-29 - G11C7/20
- 本申请公开了一种SRAM重置方法、电路、芯片、装置和存储介质，方法用于通过外围电路对SRAM进行重置；外围电路包括寄存器；寄存器的数量与SRAM的地址的数量相等；SRAM的任意一个地址对应任意一个寄存器，方法包括：响应于接收到的重置信号，将每一个寄存器均重置为第一预设数值；确定写入电路向所述SRAM中的任意一个地址写入第一数据，将SRAM中的任意一个地址对应的寄存器设置为第二预设数值；当读出电路从SRAM中的任意一个地址读出数据时，根据第一预设数值以及第二预设数值，调整读出电路的读出数据。本方法可以可以提高SRAM的适配性，提高SRAM的实用性。本申请可广泛应用于芯片电路设计技术领域内。
- 存储器系统、其操作方法以及包括其的数据处理系统-201810959053.4
- 赵京球 - 爱思开海力士有限公司
- 2018-08-22 - 2023-05-05 - G11C7/20
- 本公开涉及一种数据处理系统，数据处理系统可以包括主机和存储器系统，该存储器系统可以包括易失性恢复选择寄存器和非易失性存储器装置，其中存储器系统在被重置之后检查恢复选择寄存器的值并确定是否对非易失性存储器装置执行恢复操作，并且当从主机请求重置时，存储器系统设置恢复选择寄存器的值并重置非易失性存储器装置，并且主机可以通过在通电操作期间开始的第一启动操作从存储器系统读取设置的第一数据，可以向存储器系统请求重置，并且可以通过在存储器系统的重置之后开始的第二启动操作从存储器系统读取设置的第二数据。
- 半导体器件-201811201210.1
- 黄奎栋 - 爱思开海力士有限公司
- 2018-10-16 - 2023-03-28 - G11C7/20
- 一种半导体器件可以包括输入控制电路、计数电路、输出控制电路和计数操作控制电路。输入控制电路可以基于输入信号和计数结束信号来输出计数输入信号。计数电路可以基于计数输入信号来产生初步计数码。输出控制电路可以基于初步计数码来产生计数码。计数操作控制电路可以基于计数码的一部分来产生计数结束信号。
- 用于电力损耗恢复的电路及使用此电路的装置与其方法-201810939537.2
- 欧伦麦克;金大铉 - 华邦电子股份有限公司
- 2018-08-17 - 2023-03-24 - G11C7/20
- 本发明提供一种用于电力损耗恢复的电路及使用此电路的装置与其方法。电路包含但不限于：存储器电路，包含输出第一存储器输出电压的第一存储器元件以及输出第二存储器输出电压的第二存储器元件；逻辑比较器电路，连接到存储器电路，且包含将第一存储器输出电压与第一电源电压进行比较以产生第一逻辑比较器输出电压的第一逻辑比较器，以及将第二存储器输出电压与第二电源电压进行比较以产生第二逻辑比较器输出电压的第二逻辑比较器；以及逻辑电路，电连接到逻辑比较器电路且接收第一逻辑比较器输出电压及第二逻辑比较器输出电压以执行第一逻辑操作，第一逻辑操作经至少部分地使用以产生上电复位电压。
- 低功率和快速存储器复位-202210817905.2
- H·拉瓦特;P·K·维玛 - 意法半导体国际有限公司
- 2022-07-12 - 2023-01-17 - G11C7/20
- 本公开的各实施例涉及低功率和快速存储器复位。一种存储器复位方法包括：对存储器阵列的位线进行预充电，在复位节点处断言信号以移除预充电电压，以及选择与位线相关联的写入驱动器，位线与包括待复位的存储器单元的存储器阵列的列相关联；其中在复位节点处断言信号还导致将期望的逻辑状态施加到所选择的写入驱动器的输入，以使那些所选择的写入驱动器改变与那些写入驱动器相关联的位线的逻辑状态。方法继续断言与存储器的、包含待复位的存储器单元的行相关联的每个字线，以在单个时钟周期期间将期望的逻辑状态写入到存储器的列和行的、待复位的所有存储器单元，并且然后解除断言那些字线。
- 用于在其他处理器保持复位时配置子系统的处理器-202110118069.4
- N·罗伯森;K·T·钦;T·F·爱默生 - 慧与发展有限责任合伙企业
- 2021-01-28 - 2023-01-06 - G11C7/20
- 本公开提供了用于在其他处理器保持复位时配置子系统的处理器。一种装置，包括子系统、第一处理器、存储器、电路和第二处理器。所述第一处理器用于执行引导指令，并且所述存储器用于存储第二指令。所述电路用于响应于所述装置上电而使所述第一处理器保持复位；并且所述第二处理器用于在所述第一处理器保持复位时执行所述第二指令以对所述子系统进行初始化。
- 存储器系统中的重置验证-202080084142.4
- S·E·谢弗;A·P·贝姆 - 美光科技公司
- 2020-11-17 - 2022-07-22 - G11C7/20
- 描述用于存储器系统中的重置验证的方法、系统和装置。在一些实例中，存储器装置可执行重置操作并且基于执行所述重置操作而将模式寄存器设置为第一值。所述第一值可与所述重置命令的成功执行相关联。所述存储器装置可基于确定所述第一值而将指示发射到主机装置。所述主机装置可从所述接收到的指示或从存储于所述模式寄存器中的所述第一值确定所述第一值与所述重置命令的所述成功执行相关联。因此，所述存储器装置或所述主机装置或这两者可被配置成验证所述重置操作是否成功。
- 用于非易失性存储器的擦除方法和上电修复方法-202210366516.2
- 安友伟 - 珠海博雅科技股份有限公司
- 2022-04-08 - 2022-07-15 - G11C7/20
- 本发明公开了一种用于非易失性存储器的擦除方法及上电修复方法，非易失性存储器包括多个用于存储数据的区域，擦除方法包括：将选定区域对应的标志位标记为第一状态，标志位位于状态标志区；对选定区域进行擦除操作；将选定区域对应的标志位标记为第二状态。上电修复方法包括上述擦除方法，以及在非易失性存储器上电后读取标志位存储区；若标志位存储区包括处于第一状态的标志位，则判断标志位存储区的对应区域是否包括过擦除存储单元；若对应区域包括过擦除存储单元，则在过擦除存储单元所在字线施加第二电压；重复上述流程，直至遍历标志位存储区，从而减小或消除意外掉电对非易失性存储器的不良影响，提高非易失性存储器的可靠性。
- 硬盘控制器的复位系统、方法、逻辑控制器及电压监控器-202210179459.7
- 刘福东 - 苏州浪潮智能科技有限公司
- 2022-02-25 - 2022-05-31 - G11C7/20
- 本申请公开了硬盘控制器的复位系统、方法、逻辑控制器及电压监控器。该方法包括：接收各个电源上电后输出至逻辑控制器的PG信号；将PG信号输入至逻辑控制器中的各个二极管，并确定各个二极管所输出的初始电平；根据各个二极管所输出的初始电平确定逻辑控制器向电压监控器输出的目标电平；将目标电平发送至电压监控器，以使电压监控器根据目标电平确定对硬盘控制器是否执行复位操作。本申请利用逻辑控制器依据各路电源输出的PG信号输出目标电平，并将目标电平传递至电压监控器，电压监控器通过目标电平确定各路电源的输出情况，从而确定是否对硬盘控制器进行复位。以此实现了对电源模块的实时监控，保证硬盘控制器的有效运行。
- 用于设计对存储器元件进行编程的初始化功能的方法-202111261257.9
- T·邦斯廷尔;A·潘塔兹;S·A·沃兹尼亚克;E·S·埃勒夫塞里奥 - 国际商业机器公司
- 2021-10-28 - 2022-05-06 - G11C7/20
- 本公开的实施例涉及用于设计对存储器元件进行编程的初始化功能的方法。本公开涉及包括存储器元件的存储设备。存储器元件可以包括用于存储信息的可改变的物理量。该物理量可以处于漂移状态。该存储器元件可以被配置成用于将该物理量设置为初始状态。此外，存储器元件可以包括物理量从初始状态到漂移状态的漂移。该物理量的初始状态可以通过初始化函数来计算。该初始化函数可以取决于该物理量的目标状态，并且该物理量的目标状态可以基本等于该物理量的漂移状态。
- 基于存储器阵列的数据配置电路和方法-202111449101.3
- 洪亚茹;薛庆华;王海力 - 京微齐力（北京）科技有限公司
- 2021-11-30 - 2022-03-11 - G11C7/20
- 本申请提供了一种基于存储器阵列的数据配置电路和方法，涉及集成电路技术领域。该方法包括：通过设置多级控制电路与多级存储器阵列一一对应连接，即每级存储器阵列均对应一级控制电路。而且多级控制电路之间级联，从而使得每级存储器阵列对应的控制电路能够控制该存储器阵列进行数据配置，从而避免FPGA中计算资源和存储资源的浪费，提高数据重配置的效率。
- 存储备份存储器封装保存触发器-201980016726.5
- 詹姆斯·E·邓恩;内森·A·埃克尔 - 美光科技公司
- 2019-01-29 - 2021-11-05 - G11C7/20
- 本文揭示用于存储备份存储器封装保存触发器的装置及技术。可经由第一接口接收数据。将所述数据存储于存储器封装的易失性部分中。此处，所述存储器封装包含经布置以将主机连接到所述存储器封装中的控制器的第二接口。可在所述存储器封装处经由所述第一接口接收复位信号。可响应于所述复位信号而将存储于所述存储器封装的所述易失性部分中的所述数据保存到所述存储器封装的非易失性部分。
- 存储器装置及其管理方法-201980090727.4
- A·特罗亚;V·雷纳 - 美光科技公司
- 2019-01-29 - 2021-09-10 - G11C7/20
- 本公开涉及一种用于管理包含非易失性存储器的存储器装置的方法，所述方法包括：将第一时间戳提供到所述存储器装置，其中所述第一时间戳为所述存储器装置的掉电时间戳；存储所述第一时间戳，使所述第一时间戳与所述非易失性存储器的至少一个区相关联；将第二时间戳提供到所述存储器装置，其中所述第二时间戳为所述存储器装置的连续加电时间戳，使所述第二时间戳与所述非易失性存储器的所述至少一个区相关联；确定所述第一时间戳与所述第二时间戳之间的差异时间；以及基于所述差异时间执行所述非易失性存储器的所述至少一个区的刷新操作。亦公开一种相关存储器装置以及一种用于测量存储器装置的断开时间的特定方法。
- 芯片初始化方法-201811552754.2
- 仇斌 - 上海安路信息科技股份有限公司
- 2018-12-19 - 2021-08-31 - G11C7/20
- 本申请涉及集成电路数字设计领域，公开了一种芯片初始化方法。通过内置闪存单元，在芯片初始化前读取闪存单元上的属性区块来有效的减少该芯片的配置和状态指示IO，并通过在此阶段配置各种控制寄存器组来实现芯片码流下载前的芯片的各种灵活设置。本申请通用性强，在不同工艺厂商和不同工艺制程方面，均可以快速、有效的减少为达到上述目的而重新设计所带来复杂性和成本，提供芯片的设计安全性。
- 存储芯片自毁装置-202022990002.3
- 朱巍 - 深圳市创维电器科技有限公司
- 2020-12-11 - 2021-08-13 - G11C7/20
- 本实用新型公开一种存储芯片自毁装置，所述存储芯片自毁装置包括按键控制模块、单片机芯片、电源控制模块和电源升压模块，所述按键控制模块与所述单片机芯片的输入端电性连接，所述单片机芯片的输出端与所述电源控制模块的输入端电性连接，所述电源控制模块的输出端与所述电源升压模块的输入端电性连接，所述电源升压模块的输出端用于与存储芯片电性连接。本实用新型实施例所提出的存储芯片自毁装置，可通过按键控制模块给单片机芯片输出烧毁信号，单片机芯片接收到信号后，打开电源控制模块，此时电源升压模块将被激活，输出15V高电平并加载到存储芯片上，存储芯片将会被立刻烧毁。
- 上电复位电路及具有该上电复位电路的半导体存储器装置-201710524514.0
- 李炫哲 - 爱思开海力士有限公司
- 2017-06-30 - 2021-06-11 - G11C7/20
- 本发明提供一种上电复位电路以及具有该上电复位电路的半导体存储器装置。上电复位电路可以包括：参考电压生成电路，其被配置为使用外部输入的外部供给电压来生成参考电压；以及上电复位信号生成电路，其被配置为当外部供给电压增加到设定电平或以上时，通过感测参考电压的电位水平来生成上电复位信号。上电复位信号生成电路可以被配置为当参考电压基于温度变化而改变时控制感测电平以补偿参考电压的改变。
- 存储控制器以及存储装置初始化方法-201911106496.X
- 陈俊明 - 深圳宏芯宇电子股份有限公司
- 2019-11-13 - 2021-05-14 - G11C7/20
- 本发明提供一种存储控制器以及存储装置初始化方法。所述方法包括抹除可复写式非易失性存储器模块的多个实体区块；写满预定数据至所述多个实体区块；对所述多个实体页面执行读取操作以获得多个页面错误比特数；根据所述多个页面错误比特数来识别所述多个实体区块各自的物理状况，并且根据多个物理状况来排序所述多个实体区块以获得区块序列；反应于判定所述区块序列中的所有实体区块的所述总空间不等于所述第一预定空间，从所述区块序列中移除排序于最前方的实体区块；以及反应于判定所述总空间等于所述第一预定空间，完成所述初始化操作，选择所述区块序列中的多个第一实体区块中的多个第二实体区块的总空间来作为具有预定大小的第二预定空间。
- 执行封装后修整的设备及方法-201580061008.1
- 艾伦·J·威尔逊;杰佛里·P·莱特 - 美光科技公司
- 2015-11-09 - 2021-03-16 - G11C7/20
- 存储器裸片可经堆叠以形成三维集成电路。举例来说，穿硅通孔TSV可允许信号垂直地穿过所述三维集成电路。本文中揭示执行存储器裸片的封装后修整的设备及方法，其在所述存储器裸片经堆叠之后有利地允许所述存储器裸片被修整，使得测试及修整特性相对接近实际上将遇到的情况。
- 加电时具有自动后台预处理的存储器-202010861721.7
- A·D·韦切斯;D·M·贝尔;J·S·雷赫迈耶;R·邦内尔;N·J·迈尔 - 美光科技公司
- 2020-08-25 - 2021-03-05 - G11C7/20
- 在本文中公开了在加电时具有自动后台预处理的存储器装置和系统以及相关联方法。在一个实施例中，存储器装置包含存储器阵列，所述存储器阵列在存储器行和存储器列的交叉处具有多个存储器单元。所述存储器装置进一步包含对应于所述存储器行的感测放大器。当所述存储器装置通电时，所述存储器装置在执行从用户、存储器控制器或所述存储器装置的主机装置接收的存取命令之前，将所述多个存储器单元中的一或多个存储器单元写入到随机数据状态。在一些实施例中，为了写入所述一或多个存储器单元，所述存储器装置在不为对应的感测放大器供电的同时激发多个存储器行，使得存储在所述多个存储器行的存储器单元上的数据被覆写和损坏。
- 储存装置、记录方法以及预载方法-201810001496.2
- 简介信;包镒华 - 慧荣科技股份有限公司
- 2018-01-02 - 2021-02-19 - G11C7/20
- 本发明涉及储存装置、记录方法以及预载方法，该储存装置包括快闪式存储器阵列以及控制器。快闪式存储器阵列储存多笔使用者数据。于完成初始化程序之后，控制器依据主机指令及H2F对照表存取快闪式存储器阵列的使用者数据，并将被存取的使用者数据的地址资讯记录至上电存取表。
- 用于集成电路的存储器初始化的系统和方法-201611206100.5
- K·V·库马尔 - 维布络有限公司
- 2016-12-23 - 2021-02-12 - G11C7/20
- 本发明涉及用于集成电路的存储器初始化的系统和方法。在一个实施方式中，提供了一种用于一电路的存储器初始化的方法。所述方法包括：识别配置为一存储器设备的所述电路的一部分；检测包括所述存储器设备的所述电路内的电力区域的断电状态的开始；当检测到断电状态的开始后，执行写入操作以将一预定模式的数据写入至所述存储器设备；以及在断电状态结束之后，提供存储在所述存储器设备处的所述数据用于读取操作。
- 存储装置-202010673714.4
- 赵显守;金东民 - 三星电子株式会社
- 2020-07-14 - 2021-02-02 - G11C7/20
- 提供了一种存储装置。所述存储装置包括：非易失性存储器装置，包括第一区域、第二区域和第三区域；以及控制器，从外部主机装置接收包括移动属性信息和第一逻辑块地址的第一操作命令，并且响应于接收的第一操作命令而将与第一逻辑块地址对应的第一数据移动到第一区域、第二区域和第三区域之中的与移动属性信息对应的区域，当第一操作命令不包括移动属性信息时，控制器执行与第一操作命令对应的第一操作。
- 双模式硬件复位-202010472573.X
- G·A·布罗杰特 - 美光科技公司
- 2020-05-29 - 2020-12-01 - G11C7/20
- 本申请涉及一种双模式硬件复位。公开了系统和方法，所述方法包含响应于硬件复位信号和存储系统上的控制位的值而向所述存储系统提供用于低功率模式转变到操作功率模式的第一复位或第二复位之一。
- 非易失存储器内置参数配置方法-202010488463.2
- 安友伟;张登军;刘大海;李迪;逯钊琦 - 珠海博雅科技有限公司
- 2020-06-02 - 2020-10-27 - G11C7/20
- 公开了一种非易失存储器内置参数配置方法，该方法对配置参数的每一个字均采用配置参数存储单元的多个存储单元来存储，在读取配置参数时，获取配置参数的每一个字对应的多个存储单元的存储数据，根据其中数据1的数量来确定该多个存储单元的真实存储数据，进而确定相应的配置参数的字，如此循环读取完全部全部的配置参数后使参数生效。本发明的非易失存储器内置参数配置方法可以在配置参数存储单元阵列的存储单元具有少量缺陷的存储单元的情况下，依旧可以正确读取配置参数，进行正确的参数配置，提高产品良率。
- 上电复位电路和包括其的半导体存储器件-201510917341.X
- 金道映 - 爱思开海力士有限公司
- 2015-12-10 - 2020-10-02 - G11C7/20
- 本文提供一种上电复位电路，该上电复位电路包括：分压单元，适用于根据电阻比率来划分外部电源电压以输出分压；信号发生单元，适用于在分压具有设置电平或更高时，输出上电复位信号；以及电阻调节单元，适用于响应于上电复位信号来调节分压单元的电阻比率。
- 一种上电复位电压稳定的上电复位电路-201910062248.3
- 温靖康;龙冬庆 - 深圳市芯天下技术有限公司
- 2019-01-23 - 2020-07-28 - G11C7/20
- 本发明公开了一种上电复位电压稳定的上电复位电路，包括：上电复位模块，用于为非易失性存储器芯片提供上电复位所需的上电复位电压；负反馈模块，与上电复位模块连接，用于根据温度和工艺角向上电复位模块发送负反馈信号，该负反馈信号用于控制上电复位模块输出的上电复位电压在预设范围内。本发明通过在上电复位电路中添加负反馈模块，且该负反馈模块根据温度和工艺角向上电复位电路发送负反馈信号，该负反馈信号用于控制上电复位电路输出的上电复位电压在预设范围内，这样能够有效降低温度和工艺角对上电复位电压的影响，实现较准的上电复位电压检测，产生稳定的上电复位信号，实现准确的上电复位功能，从而保证芯片稳定正常工作。
- 用于初始化非易失性存储器设备中的通道的设备和方法-201911069538.7
- 赵斗晧;姜奎满;边大锡;宋仲镐;尹治元 - 三星电子株式会社
- 2019-11-05 - 2020-05-19 - G11C7/20
- 一种用于初始化包括存储器块的非易失性存储器设备中的通道的方法，该存储器块包括多条字线和多条串选择线，该方法包括向多条串选择线施加电压；将穿过块的位线转换成浮动状态；以及释放位线的浮动状态。
- 数据储存装置的数据页对齐方法及其查找表的制作方法-201610812699.0
- 黄圣元 - 慧荣科技股份有限公司
- 2016-09-09 - 2020-05-19 - G11C7/20
- 本发明涉及一种数据储存装置的数据页对齐方法，数据储存装置包括非易失性存储器，所述数据页对齐方法包括：对非易失性存储器进行初始化并得到剩余储存容量；根据剩余储存容量以及查找表选择初始储存容量；以及将初始储存容量作为数据储存装置的固定容量，并写入非易失性存储器。
- 专利分类
