[发明专利]实现快速锁相的锁相环、分频器和通信设备在审
| 申请号： | 202310694293.7 | 申请日： | 2023-06-12 |
| 公开（公告）号： | CN116938234A | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 周艳平;陈俊杰;吴瑞砾 | 申请（专利权）人： | 杭州地芯科技有限公司 |
| 主分类号： | H03L7/199 | 分类号： | H03L7/199;H03L7/089 |
| 代理公司： | 北京市中伦律师事务所 11410 | 代理人： | 操寒 |
| 地址： | 311100 浙江省杭州市余杭*** | 国省代码： | 浙江;33 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明提供了实现快速锁相的锁相环、分频器和通信设备，锁相环包括：鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、快速锁相控制单元和分频器；其中，快速锁相控制单元被配置为当接收到锁相使能信号时，响应于参考时钟信号的上升沿输出高电平的复位信号；分频器包括级联的多级分频单元和复位/置位控制电路；复位/置位控制电路响应于从低电平跳变为高电平的复位信号，将各级分频单元的状态编码所构成的状态编码组合从第一状态转移为第二状态，以使分频器输出的反馈信号从低电平跳变为高电平；鉴频鉴相器被配置为响应于高电平的复位信号，输出参考时钟信号和反馈信号的相位误差。利用上述分频器及锁相环，能够实现支持快速锁相。 | ||
| 搜索关键词： | 实现 快速 锁相环 分频器 通信 设备 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州地芯科技有限公司，未经杭州地芯科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310694293.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 实现快速锁相的锁相环、分频器和通信设备-202310694293.7
- 周艳平;陈俊杰;吴瑞砾 - 杭州地芯科技有限公司
- 2023-06-12 - 2023-10-24 - H03L7/199
- 本发明提供了实现快速锁相的锁相环、分频器和通信设备，锁相环包括：鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、快速锁相控制单元和分频器；其中，快速锁相控制单元被配置为当接收到锁相使能信号时，响应于参考时钟信号的上升沿输出高电平的复位信号；分频器包括级联的多级分频单元和复位/置位控制电路；复位/置位控制电路响应于从低电平跳变为高电平的复位信号，将各级分频单元的状态编码所构成的状态编码组合从第一状态转移为第二状态，以使分频器输出的反馈信号从低电平跳变为高电平；鉴频鉴相器被配置为响应于高电平的复位信号，输出参考时钟信号和反馈信号的相位误差。利用上述分频器及锁相环，能够实现支持快速锁相。
- 具有可变占空比的基准振荡器及其频率合成器和接收器-201910429601.7
- A·卡萨格兰德 - 斯沃奇集团研究和开发有限公司
- 2019-05-22 - 2023-06-06 - H03L7/199
- 本发明涉及一种用于电磁信号的发送器和/或接收器的基准振荡器(20)。基准振荡器(20)适于从由基准谐振器(22)提供的信号生成以预定义的占空比交替ON时间和OFF时间的改进的基准信号(50)。基准振荡器(20)还包括调节电路(30)，其适用于根据至少一个调节参数调节改进的基准信号(50)的占空比，所述调节参数取决于改进的基准信号(50)的至少一个谐波分量的等级，以便最小化改进的基准信号(50)的至少一个谐波分量。本发明还涉及包括根据本发明的基准振荡器(20)的频率合成器和射频信号接收器。
- 适合在边沿式鉴相器组环锁相环中应用的二项信号处理技术-201910369525.5
- 张伟林 - 张伟林
- 2019-05-06 - 2020-11-06 - H03L7/199
- 针对鉴相器输入信号所形成的一个前置式复位信号具有复位优先权，所需二个门电路的工作时间作为限制着鉴相器最高工作频率的构成要素。鉴相器/锁相环的输入输出信号经过短脉冲信号形成技术处理后，容易实现低噪声状态下的锁相环工作环境。
- 一种时钟分配装置及PET系统-201810241103.5
- 奚道明;吴杰;刘苇;陈瑞;曾晨;张鹏飞;谢庆国 - 苏州瑞迈斯医疗科技有限公司
- 2018-03-22 - 2018-09-04 - H03L7/199
- 本发明提供一种时钟分配装置及PET系统，其时钟模块的有源晶振产生第一时钟信号，FPGA芯片的锁相环接收并处理第一时钟信号以形成第二、第三时钟信号，时间测量模块与锁相环通信连接以接收第三时钟信号；时钟扇出缓冲器与锁相环连接并处理第二时钟信号以形成同步时钟信号；轻触开关与FPGA芯片连接以发送复位信号，输入连接器与生理信号探头、时间测量模块通信连接，生理信号探头经过输入连接器向时间测量模块发送触发信号，时间测量模块根据第二时钟信号和触发信号形成使能信号；输出连接器与时钟扇出缓冲器连接以接收同步时钟信号，输出连接器同时与FPGA芯片连接以接收同步复位信号、使能信号。本发明可输出多路同步复位信号、时钟信号并筛选成像数据。
- 数字辅助PLL锁相环电路-200820031287.4
- 冯开勇;丁国华 - 无锡硅动力微电子股份有限公司
- 2008-01-22 - 2008-12-31 - H03L7/199
- 本实用新型涉及一种控制电路，尤其是指一种数字辅助PLL锁相环电路。该电路由鉴频鉴相器、低通滤波器、压控振荡器、递减计数器、窗口上下限、设定初始值部分组成。其中，递减计数器、窗口上下限、设定初始值三部分构成一个数字辅助功能，数字辅助单独提供一个控制，通过数字编码提供一个锁相窗口，使得VCO的频率落在锁相环的锁相窗口之内。这样既加快了锁定频率的速度，也避免了失锁的问题。
- 专利分类
