[发明专利]加法电路无效
| 申请号： | 98105995.3 | 申请日： | 1998-04-15 |
| 公开（公告）号： | CN1197952A | 公开（公告）日： | 1998-11-04 |
| 发明（设计）人： | 寿国梁;本桥一则;陈颍;户松隆;周长明;陈桀 | 申请（专利权）人： | 株式会社鹰山 |
| 主分类号： | G06F7/42 | 分类号： | G06F7/42;G06F7/38 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 杜日新 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 多值加法器包括,对多值输入的各位相加的并行加法单元、和将由该位的并行加法单元1－i输出的中间相加和Wi与一个低位数位的进位Ci－1相加的输出加法单元2－i。并行加法单元包括对各位的输入值进行相加的加法单元、将多值输出转换为数字数据的量化单元、将数字数据转换为“中间和”输出和进位输出的逻辑转换单元。上述单元由电压型电路构成。加权加法电路对电容耦合以并联方式连接可变的附加电容负荷,并根据电容耦合的负荷状况控制附加电容负荷。 | ||
| 搜索关键词： | 加法 电路 | ||
【主权项】：
1.一种多值加法器，其特征在于包括由将运算位数并行设置、对各值的输入进行相加的全加器组成的并行加法单元、和将各个并行加法单元输出的一个低位位的进位输出同该位的“中间和”输出相加而生成该位的多值输出的设置了运算位数的输出加法单元；上述各个全加单元包括对两个多值输入的该位进行相加的加法单元、对该加法单元的输出进行量化的量化单元、以及将该量化单元的输出转换为“中间和”输出和进位输出的逻辑转换单元；上述全加单元的加法单元、上述量化单元、上述逻辑转换单元、上述输出加法单元由电压型电路构成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社鹰山，未经株式会社鹰山许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/98105995.3/，转载请声明来源钻瓜专利网。
- 上一篇：非菌体性百日咳疫苗及其制备方法
- 下一篇：手工工具
- 同类专利
- 一种模拟直接加法电路及对应的电子设备-202320165409.3
- 后建京 - 无锡宇宁智能科技有限公司
- 2023-02-01 - 2023-06-06 - G06F7/42
- 本实用新型提供一种模拟直接加法电路及对应的电子设备，其包括第一输入模块、第二输入模块、开关模块、第一储能模块、第二储能模块、输出模块。第一输入模块可提供第一模拟信号，第二输入模块可提供第二模拟信号。开关模块包括第一开关单元和第二开关单元，输出模块用于输出第一模拟信号和第二模拟信号。当电路处于储能状态时，第一开关单元导通，第一输入模块将第一模拟信号输出至第一储能模块，所述第一储能模块存储所述第一模拟信号的能量。当电路处于叠加状态时，第二开关单元导通，第二输入模块将第二模拟信号输出至第二储能模块，且第一储能模块释放第一模拟信号的能量，第二储能模块存储第一模拟信号的能量和第二模拟信号的能量。
- 一种自发电开关闪存快速存储与读取的方法及系统-202010118929.X
- 张卓;李涛;何苏平 - 杭州涂鸦信息技术有限公司
- 2020-02-26 - 2022-05-17 - G06F7/42
- 本申请公开了一种自发电开关闪存快速存储与读取的方法，包括：在闪存中设置基本闪存区域，所述基本闪存区域包括8n个计数位置；当自发电开关闭合一次时，所述计数位置中的其中之一按照第一预设规则改变计数字符；当所述自发电开关闭合多次时，所述计数位置中的其中之一按照第二预设规则改变计数字符；获取改变之后的基本闪存区域信息；根据所述基本闪存区域信息、第一规则和/第二规则读取所述自发电开关闭合次数；所述n为字节数。本申请提供了一种闪存的快速存储与读取策略。具体为开辟出一块闪存区域，每次修改1bit写入，读取时通过一定策略快速读出已经修改过的bit数，从而得到一个可记忆的、累加的数值供自发电设备使用。
- 具对数计算功能的解码模块-201610515499.9
- 顾育先 - 晨星半导体股份有限公司
- 2016-07-01 - 2017-08-08 - G06F7/42
- 本发明涉及一种用于通信装置的解码模块，包含有第一计算单元，用来输出第一参数与第二参数中具有最大数值者作为第一输出参数；第一算术单元，用来计算第三参数与第一斜率相乘的第一乘积，及计算第一常数与第一乘积间的第一差值；第二算术单元，用来计算第三参数与第二斜率相乘的第二乘积，及第二常数与第二乘积间的第二差值；第二计算单元，从第三常数、第一差值及第二差值中取具有最大数值者，并产生第二输出参数，其中第三常数为零；以及加法单元，用来累加第一输出参数及第二输出参数，以产生输出资讯；其中通信装置根据输出资讯，决定数据位元。
- 加法器及其实现方法-00104959.3
- 王攻本;夏宏;刘大力 - 北京多思科技工业园股份有限公司
- 2000-04-05 - 2004-07-28 -
- 本发明提供了一种加法器，该加法器摒弃了其他同步加法器的分组方式，提出了一种采用二分法原则进行分组的方法，以及在加法器的每个加法运算单元中以2位为一组进行基本加法运算。在增加求和与求进位的并行度方面，在分组后所形成的每个加法运算单元中的2位基本加法运算子单元内采用了和数预测技术，在产生的每个基本加法运算子单元之间的进位时采用了先行进位技术。在设计方法上，改变了传统的正向逻辑思维方式所形成的正逻辑电路设计方法，采用了反向逻辑的电路设计方法。
- 二进制加法器电路及生产其中使用的进位逻辑电路的方法-200310101005.5
- 闻华君 - 国际商业机器公司
- 2003-10-10 - 2004-05-19 -
- 一种包括进位逻辑电路和选择逻辑的二进制加法器电路。该进位逻辑电路使用组生成和传播信号来产生补充进位信号。该选择逻辑根据该补充进位信号产生两个预和之一。在产生进位逻辑电路的方法中，将执行组生成逻辑函数GI，I+1＝GIORGI+1ANDPI。当GI+1＝CI+1且GI，I+1＝CI时，调查生成信号GI和GI+1的到达时间。如果GI比GI+1先到达，使用复杂AND－OR－INVERT门，否则选择NAND门的级联对。为了产生补充进位信号，将执行逻辑函数GI，I+1’＝GI’ANDGI+1’ORPI’。如果GI’比GI+1’先到达，使用复杂OR－AND－INVERT门，否则选择NOR门的级联对。
- 以电子计算机的方式和功能进行算术运算的方法-90108685.1
- 沃尔特·Ａ·豪泽 - 沃尔特·Ａ·豪泽
- 1990-09-22 - 2001-01-24 -
- 以电子计算机的方式和功能进行算术运算的方法。部分地通过存储顺序和组合，部分地通过不必按运算类型键的自动方式，以一种简单的方式将数值的数字的自动定界和运算类型指定给数值。在通过字符识别设备读入数字期间的移动方向指定一特定运算类型。大小可调的阅读区或者在固定阅读区的情况下处理过程中的方法以及一组数值中的单个数值的组合的方向输入都用来在用字符识别设备进行读入期间以书写形式出现的一组数值中确定相关的子集。$#!
- 加法电路-98105995.3
- 寿国梁;本桥一则;陈颍;户松隆;周长明;陈桀 - 株式会社鹰山
- 1998-04-15 - 1998-11-04 -
- 多值加法器包括,对多值输入的各位相加的并行加法单元、和将由该位的并行加法单元1－i输出的中间相加和Wi与一个低位数位的进位Ci－1相加的输出加法单元2－i。并行加法单元包括对各位的输入值进行相加的加法单元、将多值输出转换为数字数据的量化单元、将数字数据转换为“中间和”输出和进位输出的逻辑转换单元。上述单元由电压型电路构成。加权加法电路对电容耦合以并联方式连接可变的附加电容负荷,并根据电容耦合的负荷状况控制附加电容负荷。
- 最佳分区再生先行进位加法器-87100346
- 武升;帕特里克·P·格尔辛格 - 英特尔公司
- 1987-01-17 - 1987-08-19 -
- 一种改进的产生先行进位的方法，使用了不规则的分组方法使得进位传送延时减小。这种分组中，大的位组在中央，小的位组在两端。
- 专利分类
