[发明专利]解码装置无效
| 申请号： | 99103465.1 | 申请日： | 1999-03-30 |
| 公开（公告）号： | CN1119864C | 公开（公告）日： | 2003-08-27 |
| 发明（设计）人： | 末吉雅弘;松本正冶;宫阪修二;藤田刚史;片山崇;阿部一任;西尾孝祐;川村明久;石户创;中村刚;音村英二 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | H03M1/74 | 分类号： | H03M1/74 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 韩宏 |
| 地址： | 暂无信息 | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种解码装置，用于对由MPEG2音频多信道确定的一位流进行解码，该位流包括一MPEG1兼容区和一MPEG2多信道扩展区，该MPEG1兼容区包括MPEG1辅助信息，该解码装置包括：MPEG1解码装置，用于对该MPEG1兼容区进行解码；MC解码装置，用于对该MPEG2多信道扩展区进行解码；MC首部检测装置，用于执行一第一处理，包括根据该MPEG1辅助信息定位该MPEG2多信道扩展区的首部的位置并将该位流的读取位置移至该首部的位置。 | ||
| 搜索关键词： | 解码 装置 | ||
【主权项】：
1、一种解码装置，用于对由MPEG2音频多信道确定的一位流进行解码，该位流包括一MPEG1兼容区和一MPEG2多信道扩展区，该MPEG1兼容区包括MPEG1辅助信息，该解码装置包括：一MPEG1解码部分，用于对该MPEG1兼容区进行解码；一MC解码部分，用于对该MPEG2多信道扩展区进行解码；MC首部检测部分，用于执行一第一处理，包括根据该MPEG1辅助信息定位该MPEG2多信道扩展区的首部的位置并将该位流的读取位置移至该首部的位置，其中该MC首部检测部分包括：一MPEG1定标因子流长度计算子部分，用于计算来自MPEG1辅助信息的MPEG1定标因子的流长度；一MPEG1样本流长度计算子部分，用于计算来自MPEG1辅助信息的MPEG1样本的流长度；一指针移位量计算子部分，用于计算来自MPEG1定标因子和MPEG1样本的计算的流长度的流读取指针的移位量；及一指针移位子部分，用于移位该流读取指针以将比特流的读取位置移位到首部的位置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/99103465.1/，转载请声明来源钻瓜专利网。
- 上一篇：电熔连接件
- 下一篇：造纸机或类似机器中的鼓风设备
- 同类专利
- 一种高速分段式数模转换电路、电子电路、电子设备-202310843804.7
- 丁齐兵 - 广东鸿翼芯汽车电子科技有限公司
- 2023-07-10 - 2023-09-22 - H03M1/74
- 本发明提供了一种高速分段式数模转换电路、电子电路、电子设备，用以将数字信号转换成第一模拟电压，其中，数字信号由低L位及高M位构成，该电路包括：低位转换模块，其包括由电流源阵列构成的第一低位转换单元及对应的第二电阻和由电流源阵列构成的第二低位转换单元及对应的第三电阻；第一低位转换单元和第二低位转换单元各自用于根据数字信号的低L位数值，分别对第二电阻和第三电阻进行激励，以输出第二模拟电压和第三模拟电压；高位转换模块，其用于在一电压源的激励下根据数字信号的高M位数值，输出第一模拟电压；其中，所述第一模拟电压为所述第二模拟电压加所述第三模拟电压的基础上叠加了所述高位转换模块两端的电压。
- 一种基于群延迟滤波器的DAC多芯片同步装置-202010529718.5
- 张理振;吴俊杰;张浩 - 中国电子科技集团公司第十四研究所
- 2020-06-11 - 2023-08-01 - H03M1/74
- 本发明提供一种基于群延迟滤波器的DAC多芯片同步装置，包括数个集成了群延迟滤波器的DAC芯片和时间数字转换器，DAC芯片内部包含D触发器、N1倍分频器、N2倍分频器、DA数据处理、群延迟滤波器和DA转换器模块，利用DAC内部产生的同步控制信号SYNCOUT检测到各路DAC芯片的相位差，动态调整群延迟滤波器的整数和小数延迟单元的延迟值，消除DAC芯片时钟信号CLK间的传输延迟不同步带来的相位差。
- Δ-∑转换器的动态元件匹配的系统和方法-202180055955.5
- A·班德约帕得哈;P·S·伯德桑;A·R·斯拜尔 - 美国亚德诺半导体公司
- 2021-08-07 - 2023-04-28 - H03M1/74
- 用于改进Δ‑∑转换器的旋转动态元件匹配(DEM)效率的系统和方法。在一些实现中，提供了用于减少Δ‑∑转换器的符号间干扰(ISI)的系统和方法。Δ‑∑转换器架构可以包括多个I‑DAC，每个I‑DAC的输出可以与其他I‑DAC不同。公开了用于减少多个I‑DAC之间的失配同时提高旋转动态元件匹配效率的技术。
- 数字模拟转换器以及数字模拟转换器电路-202211142774.9
- 菊田博之 - 蓝碧石科技株式会社
- 2022-09-20 - 2023-04-04 - H03M1/74
- 一种数字模拟转换器，具备与第一镜像电流电路和第二镜像电流电路连接的数字模拟转换电路，该第一镜像电流电路接受将来自产生与接受的电压信号相应的电流的电压－电流转换电路的该电流与来自移位电流源的移位电流相加得到的相加电流，该第二镜像电流电路接受移位电流，数字模拟转换电路包括电流切换电路。各电流切换电路包括：第一镜像电流源，提供来自第一镜像电流电路及第二镜像电流电路的一方的镜像电流；第二镜像电流源，提供来自第一镜像电流电路及第二镜像电流电路的另一方的镜像电流；和开关电路，响应于解码信号值来规定该电流切换电路的第一镜像电流源及第二镜像电流源是否对D/A输出中的模拟信号的值做出贡献。
- 一种具有翻转迟滞的同步信号接收电路-202011487989.5
- 张雷;侯贺刚;王宗民;张铁良;彭新芒;王金豪;任艳 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2020-12-16 - 2023-03-10 - H03M1/74
- 一种具有翻转迟滞的同步信号接收电路，包括接收器、反馈电路、可调电流源，通过增加延迟反馈环路解决了数模转换器同步信号接收电路对信号毛刺和抖动敏感的问题，提高了同步信号接收的稳定性和准确性，采用正反馈技术获得较快的响应速度，保证接收的信号具有较高的线性度，同时可对翻转阈值编程控制，配置灵活且具有较高的噪声容限。
- 一种适用于差分电流舵DAC的偏置电路-202211163528.1
- 张美娟;李彬;王雪原;唐茂洁 - 中科芯集成电路有限公司
- 2022-09-23 - 2022-12-09 - H03M1/74
- 本发明公开一种一种适用于差分电流舵DAC的偏置电路，属于集成电路设计领域，包括箝位电压产生模块和栅端偏置电压产生模块。所述箝位电压产生模块通过运算跨导放大器OTA和电流镜网络产生箝位电压，作为跨阻放大器的输入，用于箝位差分DAC开关电流源阵列输出端电压，保证不同数字信号输入时，电流源阵列电流镜像管的漏端电压保持不变，提高DAC电流源阵列与参考电流源的匹配性；所述栅端偏置电压产生模块通过运算放大器OP和电流镜网络，产生差分DAC中PMOS电流源阵列的栅端偏置电压和NMOS电流源阵列的栅端偏置电压。
- 电流导引型数模转换器中的嵌入式可变输出功率(VOP)-202080077597.3
- R·佩利科尼;B·韦尔布鲁根;B·法利;C·埃德曼 - 赛灵思公司
- 2020-11-12 - 2022-07-08 - H03M1/74
- 设备和相关方法涉及通过调整相对于施加到可编程尾电流源(335a)的尾电流控制信号(TCCS)处于相反极性的施加到可编程分路电流源(335b至335c)对的分路电流控制信号(SCCS1、SCCS2)来将数模转换器中的开关单元(310)的总电流(I
- 一种精简结构的iDAC电路-202111530801.5
- 王志鹏 - 山东芯慧微电子科技有限公司
- 2021-12-14 - 2022-04-12 - H03M1/74
- 本发明涉及一种精简结构的iDAC电路，属于集成电路技术领域。一种精简结构的iDAC电路，iDAC电路的输入端与电流源连接，包括3n+1个PMOS管分别为，M
- 具有两种编码方案的数模转换器电路-201780083874.X
- 帕特里克·万德纳麦勒;索菲亚·瓦蒂;乔纳斯·桑姆森;科恩·科内利森;保罗·斯泰宁;恩里科·罗韦拉托;马克·科森恩;约翰·莱茵 - 华为技术有限公司
- 2017-01-18 - 2021-04-09 - H03M1/74
- 本发明涉及一种数模转换器(digital‑to‑analog converter，简称DAC)电路(100)，包括：多个转换单元(103)，每个转换单元(103)包括一对子单元(110、120)，每个子单元(110)包括电流源(111)和开关(112)，所述开关(112)用于将所述对应的电流源(111)切换到所述子单元(110)的输出(113)；以及数字编码器(105)，用于生成用于控制所述转换单元(103)的所述一对子单元(110、120)的所述开关(112、122)的数字编码输出信号(106)，所述数字编码器(105)用于根据第一编码方案(101)或根据第二编码方案(102)选择性地生成所述数字编码输出信号(106)。
- 一种提高DAC采样率的平台及其方法-202011374157.2
- 杨陈;汪钰;赵亮亮;李芳;胥遇时 - 中国工程物理研究院电子工程研究所
- 2020-11-30 - 2021-02-05 - H03M1/74
- 本发明公开了一种提高DAC采样率的平台及方法，该平台包括：数据分解单元、DAC芯片I和DAC芯片II，时钟管理模块和功率合成器，该方法首先利用数据分解单元将输入信号分解为两个独立的信号序列，之后将上述两个信号序列分别输入到工作在常规模式和混频模式的两片DAC芯片中，并根据两片芯片输出的幅度不一致性，对输入两片DAC芯片的信号序列分别进行不同的补偿，最后功率合成器将两片DAC芯片的输出信号进行合成并输出，时钟管理模块为两片DAC芯片提供采样时钟及参考时钟。本发明公开的提高DAC采样率的平台及方法将DAC芯片的实时采样率提高了1倍，为提高DAC采样率提供一种新的技术路线，该方法效果显著，该平台架构简单易实现。
- 模拟数字转换器和光检测装置-202010983273.8
- 场色正昭 - 索尼公司
- 2015-12-01 - 2021-01-05 - H03M1/74
- 本发明涉及模拟数字转换器和光检测装置。其中，模拟数字转换器包括：第一比较器，具有第一成对的差分输入端；第一电容器和第二电容器，分别设置在第一成对的差分输入端的相应差分输入端；第二比较器，具有第二成对的差分输入端，第二比较器邻近于第一比较器；第三电容器和第四电容器，分别设置在第二成对的差分输入端的相应差分输入端；和屏蔽层，包括第一屏蔽层、第二屏蔽层和第三屏蔽层，其中，在平面视图中，第一屏蔽层和第二屏蔽层被设置为将第一电容器和第二电容器夹在中间，并且其中，第二屏蔽层和第三屏蔽层被设置为将第三电容器和第四电容器夹在中间，并且其中，第一屏蔽层、第二屏蔽层和第三屏蔽层包括多个过孔。
- 用于混合信号计算的系统和方法-201980018221.2
- 劳拉·菲克;马纳尔·E·查马斯;斯凯拉·斯凯西尼亚兹;戴维·菲克 - 神话公司
- 2019-02-26 - 2020-10-27 - H03M1/74
- 一种混合信号集成电路，该混合信号集成电路包括：全局参考信号源；第一求和节点和第二求和节点；多个不同对的电流生成电路，该多个不同对的电流生成电路沿着第一求和节点和第二求和节点布置；多个不同对中的每对中的第一电流生成电路，该多个不同对中的每对中的第一电流生成电路布置在第一求和节点上，以及多个不同对中的每对中的第二电流生成电路，该多个不同对中的每对中的第二电流生成电路布置在第二求和节点上；共模电流电路，该共模电流电路被布置为与第一求和节点和第二求和节点中的每个电连通；其中局部DAC基于来自全局参考源的参考信号来调节第一求和节点和第二求和节点之间的差分电流；以及比较器或有限状态机，该比较器或有限状态机生成从第一求和节点和第二求和节点获得的二进制输出值电流值。
- 一种自适应多板卡高速DAC同步系统-201921212227.7
- 李智慧 - 成都智明达电子股份有限公司
- 2019-07-30 - 2020-03-31 - H03M1/74
- 本实用新型公开了一种自适应多板卡高速DAC同步系统，其包括多个集成有DAC与系统模块的板卡，板卡内还集成有同相触发电路，同相触发电路用于接收外部输入的参考时钟信号和同步触发信号，并输出与参考时钟同相的采样时钟、同步脉冲信号和同源的工作时钟给DAC进行转化后再输出至系统模块。该自适应多板卡高速DAC同步系统通过对其结构布置的有效设计，摒弃了多板卡间高速模拟时钟信号的传输，只需要系统外部提供低速参考时钟和同步触发信号即可，板卡内部通过同相触发电路输出与输入参考时钟同相的采样时钟和同步脉冲信号即可保证模拟信号输出同步，大大简化了硬件设计的难度，提高系统中多板卡DAC同步的性能。
- 单调分段数字-模拟转换器-201580046801.4
- 卡达巴·拉克希米库马尔;马克·Y·谢 - 思科技术公司
- 2015-07-28 - 2020-02-18 - H03M1/74
- 在一种实现方式中，数字模拟转换器(DAC)是单调的，因为输出仅沿输入的方向移动，并且是分段的，因为DAC的较高有效部分与较低有效部分相分离。DAC接收输入二进制字，其中该输入二进制字包括多个最高有效位和多个最低有效位。DAC将输入二进制字解码为中间信号，其中该中间信号包括等于或大于二进制字位宽的位宽。中间信号设置输出开关和电流源开关。DAC提供表示输入二进制字的模拟输出信号。
- 数模转换器-201610514583.9
- D·A·登普西 - 亚德诺半导体集团
- 2016-07-01 - 2019-11-05 - H03M1/74
- 在一个例子，公开了一种数模转换器(DAC)结构，在第一方面提供通过DAC的第一和第二平行路径，以便允许DAC传递函数的粗和细方面的分离。在另一个方面，提供了一种DAC结构，其包括在DAC的输出的内插器，经设置由先于内插器在DAC级的电压范围内插以扩展整体DAC结构的分辨率。该内插器可以和放大器和/或比较器一起用于提供输出的一个或多个缓冲和/或DAC输出与来自其它电路元件的信号的比较。第一和第二方面的特征也可以彼此独立使用。
- 一种数字模拟转换器-201821262073.8
- 杨志飞;张海军;姚炜;周佳宁;杜黎明 - 上海艾为电子技术股份有限公司
- 2018-08-07 - 2019-02-22 - H03M1/74
- 本实用新型公开了一种数字模拟转换器，包括：第一开关的一端与电压输入端连接，另一端与第一电流源的第一端连接；第三开关的一端与共模电压信号输入端连接，另一端与第一电流源的第一端连接；第一电流源的第二端连接第二电流源的第一端；第二电流源的第二端与第二开关的一端和第四开关的一端连接，第二开关的另一端接地连接；第四开关的另一端与共模电压信号输入端连接；第一开关、第二开关、第三开关和第四开关的开关状态由PWM输入信号控制，将第一开关和第四开关处于闭合状态时，第二开关和第三开关处于断开状态；将第一开关和第四开关处于断开状态时，第二开关和第三开关处于闭合状态。该数字模拟转换器提高了数字功放系统的电源抑制比。
- 电流导向数字转模拟转换器和输出摆幅控制电路-201510890767.0
- 邓玉林;马新闻 - 上海兆芯集成电路有限公司
- 2015-12-04 - 2019-02-12 - H03M1/74
- 一种电流导向数字转模拟转换器，至少包括多个晶体管、一运算放大器，以及一电阻器。第一晶体管和第二晶体管串联耦接于供应电位和内部节点之间。第三晶体管和第四晶体管并联耦接于内部节点和接地电位之间。第三晶体管和第四晶体管的控制端用于接收反相控制信号和控制信号。第四晶体管的一端为输出节点。电阻器耦接于输出节点和接地电位之间。运算放大器形成单一增益缓冲器。单一增益缓冲器的输出端耦接至第二晶体管的控制端。此设计可减少信号耦合并降低电流导向数字转模拟转换器的输出二次谐波分量。
- 一种数字模拟转换器-201821262548.3
- 杨志飞;张海军;姚炜;周佳宁;杜黎明 - 上海艾为电子技术股份有限公司
- 2018-08-07 - 2019-01-25 - H03M1/74
- 本实用新型公开了一种数字模拟转换器，包括第一开关、第二开关、第一电流源和第二电流源；第一开关的一端与电压输入端连接，另一端与第一电流源的第一端连接；第一电流源的第二端连接第二电流源的第一端，第二电流源的第二端与第二开关的一端连接，第二开关的另一端接地连接；第一开关的开关状态和第二开关的开关状态由PWM输入信号控制，PWM输入信号用于将第一开关处于闭合状态时，第二开关处于断开状态；PWM输入信号还用于将第一开关处于断开状态时，第二开关处于闭合状态。该数字模拟转换器采用电流源的形式可以直接提高其等效输出阻抗，以提高自身的电源抑制比，进而提高数字功放系统的电源抑制比。
- 一种数字模拟转换器-201810888813.7
- 杨志飞;张海军;姚炜;周佳宁;杜黎明 - 上海艾为电子技术股份有限公司
- 2018-08-07 - 2019-01-01 - H03M1/74
- 本发明公开了一种数字模拟转换器，包括第一开关、第二开关、第一电流源和第二电流源；第一开关的一端与电压输入端连接，另一端与第一电流源的第一端连接；第一电流源的第二端连接第二电流源的第一端，第二电流源的第二端与第二开关的一端连接，第二开关的另一端接地连接；第一开关的开关状态和第二开关的开关状态由PWM输入信号控制，PWM输入信号用于将第一开关处于闭合状态时，第二开关处于断开状态；PWM输入信号还用于将第一开关处于断开状态时，第二开关处于闭合状态。该数字模拟转换器采用电流源的形式可以直接提高其等效输出阻抗，以提高自身的电源抑制比，进而提高数字功放系统的电源抑制比。
- 一种数字模拟转换器-201810888811.8
- 杨志飞;张海军;姚炜;周佳宁;杜黎明 - 上海艾为电子技术股份有限公司
- 2018-08-07 - 2018-10-30 - H03M1/74
- 本发明公开了一种数字模拟转换器，包括：第一开关的一端与电压输入端连接，另一端与第一电流源的第一端连接；第三开关的一端与共模电压信号输入端连接，另一端与第一电流源的第一端连接；第一电流源的第二端连接第二电流源的第一端；第二电流源的第二端与第二开关的一端和第四开关的一端连接，第二开关的另一端接地连接；第四开关的另一端与共模电压信号输入端连接；第一开关、第二开关、第三开关和第四开关的开关状态由PWM输入信号控制，将第一开关和第四开关处于闭合状态时，第二开关和第三开关处于断开状态；还用于将第一开关和第四开关处于断开状态时，第二开关和第三开关处于闭合状态。该数字模拟转换器提高了数字功放系统的电源抑制比。
- 一种多通道DAC实现电路-201711285701.4
- 李廷凯;陈航;王浩宇;白丹;黄锐;邹佳鑫;李彦平 - 中国兵器装备集团自动化研究所
- 2017-12-07 - 2018-03-06 - H03M1/74
- 本发明公开了一种多通道DAC实现电路，包括FPGA为DAC数据的产生设备，FPGA上有至少2个数据/控制输出端，FPGA的每个数据/控制输出端均由FPGA单独的逻辑电路产生，FPGA的每个数据/控制输出端均连接一个DAC数据/控制输入端，FPGA进行并行数据处理；DAC转换器；RC低通滤波器；单端至差分信号转换器。本发明通过上述原理，设置单端至差分信号转换器，避免由于运放外部电阻阻值存在细微误差，在实际应用中每个通道无法达到输出信号的一致性，电阻差异导致的交调失真在后期调试和校准时会给调试人员造成较大的工作量的缺陷，该方案的多路DAC通道即便是现有DAC通道的几倍，也能保证输出信号的一致性。
- 数字‑模拟转换器以及数字‑模拟转换装置-201480018604.7
- 中钵达也;中西纯弥 - 旭化成微电子株式会社
- 2014-03-19 - 2017-10-20 - H03M1/74
- 本发明提供一种通过时间交叉DAC动作能够以比以往低的消耗电流实现ΔΣ的高OSR化的DA转换器。本发明的DA转换器的特征在于，具备第一和第二模拟分段部，在该第一和第二模拟分段部中，采样电容组的多个电容元件在采样阶段与输入的数字信号的信号水平相应地分别被充电；以及运算部，其在积分阶段，根据第一或第二模拟分段部的采样电容组的各电容元件的充电电压来输出模拟信号，其中，在第一和第二模拟分段部中的一方的模拟分段部为采样阶段时，另一方的模拟分段部为积分阶段。
- 一种驱动MOS薄膜电阻阵的DAC阵列控制电路-201621289336.5
- 黄勇;李蕊;陈挺;孙力 - 西安天圆光电科技有限公司
- 2016-11-29 - 2017-06-09 - H03M1/74
- 本实用新型公开了一种驱动MOS薄膜电阻阵的DAC阵列控制电路，包括依次相连接的图像数据FIFO、时序控制电路和DAC阵列；所述DAC阵列为m×n结构，即m个DAC为一组，共有n组；m和n均为不包含0的自然数；每一组中的m个DAC的数据输入端并行连接，n组DAC各自独立与时序控制电路相连接，DAC的通道数量与MOS薄膜电阻阵的模拟信号输入端数量一致，且一一对应；时序控制电路还用于与MOS薄膜电阻阵相连接，时序控制电路为双缓冲控制模式；该一种驱动MOS薄膜电阻阵的DAC阵列控制电路保证了多路DAC数据加载的正确性，提高了图像数据刷新的效率，保证了图像数据DAC转换的可靠性和实时性。
- 一种驱动MOS薄膜电阻阵的DAC阵列控制电路和实现方法-201611069612.1
- 黄勇;李蕊;陈挺;孙力 - 西安天圆光电科技有限公司
- 2016-11-29 - 2017-05-31 - H03M1/74
- 本发明公开了一种驱动MOS薄膜电阻阵的DAC阵列控制电路，包括依次相连接的图像数据FIFO、时序控制电路和DAC阵列；DAC阵列为m×n结构，即m个DAC为一组，共有n组；m和n均为不包含0的自然数；每一组中的m个DAC的数据输入端并行连接，n组DAC各自独立与时序控制电路相连接；DAC阵列的输出端用于与MOS薄膜电阻阵相连接，DAC的通道数量与MOS薄膜电阻阵的模拟信号输入端数量一致，且一一对应；时序控制电路为双缓冲控制模式；该一种驱动MOS薄膜电阻阵的DAC阵列控制电路保证了多路DAC数据加载的正确性，提高了图像数据刷新的效率，保证了图像数据DAC转换的可靠性和实时性。
- 数模转换器-201310187709.2
- 赵喆;陈岚;吕志强 - 中国科学院微电子研究所
- 2013-05-20 - 2013-09-04 - H03M1/74
- 本发明提供了一种数模转换器，包括开关单元，所述开关单元包括：第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管和第六MOS管，第一运算放大器和第二运算放大器。运算放大器能够增加与其同侧MOS管的阻抗，降低了控制信号对输出端的耦合，进而提高了SFDR；两个运算放大器的分别连接一个MOS管，实现了开关单元一侧的MOS管关断时，与其同侧的运算放大器也同时关断，不消耗额外的功耗，使本发明所提供的数模转换器在实现高SFDR的基础上，不会增加太多功耗。
- 具有内建负载衰减器的宽带数/模转换器-201080043166.1
- 徐东元;加内什·萨里帕利;宋童玉;沙欣·梅海丁扎德·塔莱依;孔德瑞 - 高通股份有限公司
- 2010-09-30 - 2012-07-04 - H03M1/74
- 本发明描述一种用于数/模转换的电路。所述电路包含数/模转换器DAC。所述DAC包含双级联电流源和差动电流模式开关DCMS。所述电路进一步包含直流DC补偿级。所述电路还包含负载衰减器。所述双级联电流源可位于所述DCMS与导轨电压之间。
- 电流引导式数字至模拟转换器-201080029399.6
- 约翰·裘·欧唐纳;斐德利克·卡内基·汤普森 - 联发科技(新加坡)私人有限公司
- 2010-06-10 - 2012-05-30 - H03M1/74
- 数字至模拟转换装置包含接收输入数字信号与同步信号的数字至模拟转换模块。数字至模拟转换模块包含：上取样电路，产生具有多个位值的第一数字信号，所述多个位值由输入数字信号的位值与零值交替而成；延迟电路，延迟第一数字信号以产生第二数字信号；第一数字至模拟转换单元，基于第一数字信号产生第一模拟信号；第二数字至模拟转换单元，基于第二数字信号产生第二模拟信号；以及加法器，加总第一与第二模拟信号以产生第三模拟信号，其中第一与第二数字至模拟转换单元皆通过所述同步信号来同步。
- 选择装置-201080029610.4
- 安田彰;冈村淳一 - 株式会社特瑞君思半导体
- 2010-05-31 - 2012-05-23 - H03M1/74
- 本发明提供一种选择装置，具有：获取数字选择信号的获取部；对能够被命令进行0值的输出的多个单位单元分别输出选择信号的输出部，所述选择信号命令所述单位单元进行与所述选择信号相对应的值的输出，对所述多个单位单元输出的选择信号所命令的输出的值的合计值为与所述数字选择信号相对应决定的值，存在与所述数字选择信号相对应的输出为0值时，输出命令进行不为0的N值的输出的选择信号的单位单元。
- 电流开关单元与数/模转换器-201080005257.6
- 长谷宗彦;野坂秀之;山中祥吾;佐野公一;村田浩一 - 日本电信电话株式会社
- 2010-01-28 - 2011-12-21 - H03M1/74
- 两个D触发器(D-FFMA、D-FFMB)将数字输入信号(DM)划分为两个，并依靠时钟信号(CLK)和互补时钟信号(CLKB)输出两个重新定时的半速率信号(DMR-A、DMR-B)。第一和第二开关(SM1，SM2)由这两个半速率信号(DMR-A、DMR-B)驱动，第三和第四开关(SM3，SM4)由频率与时钟信号(CLK)相同但相位不同的选择信号(SW)和互补选择信号(SWB)驱动。基于此，使从电流源(1)馈入到负载(4)的电流成为与两倍于时钟信号(CLK)频率的转换频率相对应的电流信号。
- 差动开关、D/A转换器、半导体集成电路及通信机器-200980000165.6
- 生驹平治 - 松下电器产业株式会社
- 2009-02-12 - 2010-08-11 - H03M1/74
- 一种差动开关电路，由第1差动开关基本电路(1)和第2差动开关基本电路(2)并联连接构成，第1差动开关基本电路(1)中多个晶体管(TP121、TP122)共享源极节点后形成第1公共源极节点(N1)，第2差动开关基本电路(2)中多个晶体管(TP131、TP132)共享源极节点后形成第2公共源极节点(N2)，第1公共源极节点(N1)和第2公共源极节点(N2)，按照每个时钟脉冲周期，被交替地复位成为规定的电压。
- 专利分类
