[发明专利]可节省数字运算的数据转换方法及数据转换电路

说明书

技术领域

本发明提供一种可节省数字运算的数据转换方法与数据转换电路，尤指一种将该数字数据以标准有符号数字量表示法进行编码以节省数字运算的数据转换方法与数据转换电路。

背景技术

在一电子系统中，乘法器及加法器是经常使用于数字运算的基本组件，举凡积分三角电路、滤波器、调制器...等电路中，乘法器及加法器的使用相当频繁。业界一直致力于改善电路设计的效能，如增进其操作速度、减少硬件装置、节省芯片面积及减低功率消耗。然而，随着芯片功能越来越复杂，所需的数字运算也越来越多，造成电路中的乘法器及加法器也越来越多，不仅会增加制作成本也相对应增加了硬件面积。

此外，乘法器的运算相当耗费时间，由硬件架构的角度来看，也会造成功率消耗。因此，如何节省数字运算，进一步节省更多的乘法器及加法器的使用，已成为一项重要课题。

发明内容

本发明提供一种可节省数字运算的数据转换方法，该数据转换方法包含将多笔数字数据以一编码方式进行编码，以产生多组字节数据；判断该多组字节数据中所包含的多个重复样式(Repetition Pattern)；根据该多个重复样式位于该多组字节数据的位置，对该多组字节数据进行移位运算，以产生多组已移位字节数据；以及对该多组已移位字节数据进行加法运算。

本发明提供一种可节省数字运算的数据转换电路，该数据转换电路包含一编码单元、一重复样式比对单元、一移位器以及一加法器。该编码单元用来将多笔数字数据以一编码方式进行编码，以产生多组字节数据。该重复样式比对单元用来判断该多组字节数据中所包含的多个重复样式。该移位器用来根据该多个重复样式位于该多组字节数据的位置，对该多组字节数据进行移位运算，以产生多组已移位字节数据。该加法器耦接于该移位器，该加法器用来对该多组已移位字节数据进行加法运算。

附图说明

图1为本发明一说明可节省数字运算的数据转换方法的流程的示意图；

图2为一积分三角电路的示意图；

图3为一表格用来说明图2中的乘法器系数转换成CSD编码表示法的示意图；

图4为一表格从图3的表格中修改最低有效位并找出重复样式的示意图；

图5为本发明一表格用来说明色彩信号转换系数转换成CSD编码表示法的示意图；

图6为本发明一表格用来说明滤波器系数转换成CSD编码表示法的示意图；

图7为一表格用来说明从图6的表格中找出重复样式并做移位运算的示意图；

图8为根据图7的表格所构成的一滤波器系数产生器的示意图；

图9为一表格用来说明从图6的表格中找出重复样式并做移位运算的另一示意图；和

图10为本发明一可节省数字运算的数据转换电路的示意图。

附图标记说明

10                          流程

102-114                     步骤

20                          积分三角电路

PE1                         第一积分三角处理单元

PE2                         第二积分三角处理单元

PE3                         第三积分三角处理单元

PE4                         第四积分三角处理单元

PE5                         第五积分三角处理单元

In1、x(n)                   输入信号

Out1、y(n)                  输出信号

331、332、333、334、335     积分器

a(1)-a(5)、b(1)-b(6)、

c(1)-c(5)、g(1)-g(2)                  乘法器

321、322、86、98                      加法器

CON1、CON2、CON3                      常数产生器

37、D₁                                延迟器

34                                    量化器

30、40、50、60、70、90                表格