[发明专利]处理器间共享内存实现方法

说明书

本发明涉及处理器间共享内存实现方法，根据选定使用的处理器准备相应的单处理器条件下的设计方案；基于上述处理器设计方案进行扩展，将多个单个处理器系统合并为一个含有多个处理器的系统；可编程逻辑IC根据上述独立内存和共享内存对应的地址范围，切换选择使用处理器对应的独立内存或是共享内存；当处理器需要访问共享内存时，通过检查GPIO引脚的电平高低来判断共享内存是否已被占用；本发明方法提高了多个处理器间的通信速度，提高了多个处理器间的数据传输效率，且简化了共享数据的操作流程。

技术领域

本发明涉及计算机技术领域，特别涉及处理器间的共享内存实现方法。

背景技术

已有的共享内存式通信方式多数并不支持多个处理器，仅在处理器内部支持资源共享，即，处理器内部的多个处理器共用一个内存控制器，所有的处理器通过共用的内存控制器访问内存。这种方式可以实现高效率的资源共享，然而适用范围有限。

另一方面，已有的非共享内存式多处理器间通信方式在占用高速通信接口的同时还需要进行额外的内存读写操作来复制数据，不仅浪费了硬件接口资源，也浪费了处理器的运算资源。以这种方式共享资源效率低下，而且受限于通信接口的传输速率。

发明内容

针对现有技术中多处理器计算机存在浪费处理器的运算资源、共享资源效率低下等不足，本发明要解决的技术问题是提供一种可实现高速通信及资源主效共享的多处理器间共享内存实现方法。

为解决上述技术问题，本发明采用的技术方案是：

本发明多处理器间共享内存实现方法，包括以下步骤：

根据选定使用的处理器准备相应的单处理器条件下的设计方案，以保证此设计在单处理条件下正常运行；

基于上述处理器设计方案进行扩展，通过添加一个可编程逻辑IC和一个共享内存，将多个单个处理器系统合并为一个含有多个处理器的系统；

每个处理器对应一个独立内存，使用从处理器内存起始地址开始至内存起始地址加上独立内存容量结束这一范围的地址访问独立内存；

所有处理器共用一个共享内存，使用从处理器内存起始地址加上独立内存容量开始至处理器内存起始地址加上独立内存容量再加上共享内存容量结束这一范围的地址访问共享内存；

可编程逻辑IC根据上述地址范围，切换选择使用处理器对应的独立内存或是共享内存；

当处理器需要访问共享内存时，通过检查一个选取的GPIO引脚的电平高低来判断共享内存是否已被占用，如果没被占用，则改变GPIO引脚电平状态后再对共享内存进行操作，操作结束后，处理器恢复GPIO引脚的默认电平。

通过添加一个可编程逻辑IC和一个共享内存，将多个单个处理器系统合并为一个含有多个处理器的系统为：

添加一个可定制的可编程逻辑IC；

将可编程逻辑IC插入到处理器于内存之间，即可编程逻辑IC与每一个处理器和内存相连，处理器与内存不再直接相连；

添加一个容量为Ss的共享内存Rs连接至可编程逻辑IC，要求S+Ss不能超过Smax；

从每个处理器Pi上选取一个GPIO引脚Gi，将上述GPIO引脚连接至同一个网络，要求默认上拉；

经过上述扩展，将n个单个处理器系统合并为1个含有n个处理器的系统。

本发明具有以下有益效果及优点：