[发明专利]一种亚阈值电路的优化方法及系统

说明书

本发明实施例公开了一种亚阈值电路的优化方法，包括：从亚阈值逻辑门网表中确定D触发器；确定与所述D触发器的输入端连接的组合逻辑电路；在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器，以获得优化后的亚阈值逻辑门网表，其中，所述组合逻辑电路的输出端连接所述可变阈值反相器的输入端，所述可变阈值反相器的输出端连接所述D触发器的数据输入端，所述D触发器的数据输出端连接所述可变阈值反相器的控制端。本发明加速D触发器从一个状态向另一个状态的跳变，实现在相同的工作电压下提高电路的工作速度的目的。

本申请要求于2017年05月02日提交中国专利局、申请号为201710301094.X、发明名称为“一种亚阈值电路的优化方法及系统”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本发明涉及集成电路设计领域，尤其涉及一种亚阈值电路的优化方法及系统。

背景技术

亚阈值电路是指工作电压低于晶体管器件阈值电压的数字逻辑电路，由于电路工作在亚阈值区域，可以大幅降低电路的动态功耗和静态功耗。

然而，随着集成电路技术的不断发展，人们对电路的性能提出了更高的要求，希望电路的功耗越小且速度更快。如何在亚阈值电路的设计中，进一步提高电路速度、降低功耗，是亚阈值电路设计中进一步需要解决的问题。

发明内容

本发明提供了一种亚阈值电路的优化方法及系统，添加可变阈值反相器，提高电路工作速度。

根据本发明的一个方面，提供了一种亚阈值电路的优化方法，包括：

从亚阈值逻辑门网表中确定D触发器；

确定与所述D触发器的数据输入端连接的组合逻辑电路；

在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器，以获得优化后的亚阈值逻辑门网表，其中，所述组合逻辑电路的输出端连接所述可变阈值反相器的输入端，所述可变阈值反相器的输出端连接所述D触发器的数据输入端，所述D触发器的数据输出端连接所述可变阈值反相器的控制端。

可选地，所述从亚阈值逻辑门网表中确定D触发器，包括：

在逻辑门单元库中指定D触发器为特定的基本单元，亚阈值逻辑门网表中引用所述特定的基本单元的逻辑单元为D触发器。

可选地，所述从亚阈值逻辑门网表中确定D触发器，包括：

根据逻辑描述，从亚阈值逻辑门网表所用的单元库中确定出D触发器的基本单元，在所述亚阈值逻辑门网表中引用所述基本单元的逻辑单元为D触发器。

可选地，所述从亚阈值逻辑门网表中确定D触发器，包括：

在信号路径上获得数据信号到达各D触发器的数据输入端与时钟信号到达相应的D触发器的时钟输入端的相对时序容限，根据相对时序容限，从亚阈值逻辑门网表中确定出D触发器。

可选地，所述确定与所述D触发器的数据输入端连接的组合逻辑电路，包括：

根据亚阈值逻辑门网表构造有向图，从各D触发器的数据输出端按照信号流方向遍历有向图直至信号流到达另一D触发器的数据输入端，获得各D触发器的数据输出端到另一D触发器的数据输入端的所有信号通路，在所述信号通路上的逻辑门为另一D触发器前的组合逻辑电路。

可选地，在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器之后，还包括：

进行可变阈值反相器电路的器件尺寸的优化。

可选地，在所述组合逻辑电路与所述D触发器之间插入可变阈值反相器之后，还包括：

进行电路工作电压的优化。