[发明专利]MRAM芯片及MRAM芯片阵列短路位置的测试方法在审
申请号: | 202111681318.7 | 申请日: | 2021-12-30 |
公开(公告)号: | CN116417056A | 公开(公告)日: | 2023-07-11 |
发明(设计)人: | 侯嘉;熊保玉;方伟;王明 | 申请(专利权)人: | 浙江驰拓科技有限公司 |
主分类号: | G11C29/50 | 分类号: | G11C29/50;G11C29/54;G11C29/12 |
代理公司: | 北京兰亭信通知识产权代理有限公司 11667 | 代理人: | 孙峰芳 |
地址: | 311300 浙江省*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | mram 芯片 阵列 短路 位置 测试 方法 | ||
1.一种MRAM芯片,其特征在于,包括一个或多个阵列,每个阵列进一步包括:
行列分布的存储单元,每个存储单元包括串联的磁性隧道结和MOS晶体管;
多条字线;
成对的多条位线和多条源线;以及,
缺陷检测电路,所述缺陷检测电路用于控制被测试位线的连接方式,将被测试位线间的漏电流与基准电流作比较,或者,将被测试位线间的漏电压与基准电压作比较,以便检测所述阵列内部各条位线之间是否存在短路故障。
2.根据权利要求1所述的MRAM芯片,其特征在于,所述缺陷检测电路包括:
电流型比较器,其第一输入端输入基准电流;
连接于各条位线与所述电流型比较器第二输入端之间的多个上拉控制晶体管,用于控制是否向被测试位线提供电源,以便在第二输入端产生漏电流;
连接于各条源线与地线之间的多个源线控制晶体管,用于控制源线是否接地;
连接于各条位线与地线之间的多个位线控制晶体管,用于控制位线是否接地;
所述电流型比较器通过比较所述基准电流和所述漏电流,判断被测试位线之间是否存在短路故障。
3.根据权利要求2所述的MRAM芯片,其特征在于,
所述上拉控制晶体管为NMOS晶体管,漏极与对应位线相连,源极与所述电流型比较器第二输入端相连,栅极输入选通控制信号;
所述源线控制晶体管为NMOS晶体管,漏极与地线相连,源极与对应源线相连,栅极输入选通控制信号;
所述位线控制晶体管为NMOS晶体管,漏极与地线相连,源极与对应位线相连,栅极输入选通控制信号。
4.根据权利要求2所述的MRAM芯片,其特征在于,所述基准电流的表达式为:
其中Iref表示基准电流,VDD为电流型比较器内部电源电压,Rap表示存储单元的磁性隧道结为反平行态时的电阻值,n≥2。
5.根据权利要求1所述的MRAM芯片,其特征在于,所述缺陷检测电路包括:
电压型比较器,其第一输入端输入基准电压,其第二输入端通过上拉电阻连接至电源;
连接于各条位线与所述电压型比较器第二输入端之间的多个上拉控制晶体管,用于控制是否向被测试位线提供电源,以便在第二输入端产生漏电压;
连接于各条源线与地线之间的多个源线控制晶体管,用于控制源线是否接地;
连接于各条位线与地线之间的多个位线控制晶体管,用于控制位线是否接地;
所述电压型比较器通过比较所述基准电压和所述漏电压,判断被测试位线之间是否存在短路故障。
6.根据权利要求5所述的MRAM芯片,其特征在于,
所述上拉控制晶体管为NMOS晶体管,漏极与对应位线相连,源极与所述电压型比较器第二输入端相连,栅极输入选通控制信号;
所述源线控制晶体管为NMOS晶体管,漏极与地线相连,源极与对应源线相连,栅极输入选通控制信号;
所述位线控制晶体管为NMOS晶体管,漏极与地线相连,源极与对应位线相连,栅极输入选通控制信号。
7.根据权利要求5所述的MRAM芯片,其特征在于,所述基准电压的表达式为:
其中Vref表示基准电压,VDD为电源电压,n1。
8.根据权利要求1所述的MRAM芯片,其特征在于,所述MRAM芯片还包括:列地址选择器和列地址译码器,用于根据列地址选中要测试的位线。
9.根据权利要求1所述的MRAM芯片,其特征在于,所述MRAM芯片还包括:冗余电路,用于对存在短路的位线所连接的存储单元进行修复。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江驰拓科技有限公司,未经浙江驰拓科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202111681318.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:灌注装置
- 下一篇:电子元器件用真空吸附系统